• 状态 TI Thinks Resolved
  • 已锁定 已锁定
  • 回复 5 回复
  • 答案 1 答案
  • 订户 14 订户
  • 视图 3303 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

TI C6678DMA跳变读写DDR带宽下降厉害原因

hongzhu guo
Prodigy 100 points


使用TI C6678的EDMA3 TCC0在6678评估板上在MSM SRAM与DDR3之间进行顺序数据读写传输的带宽可以达到10GB/s,而跳变读写传输带宽只有几百兆B/s（比如写一个16KB的数据到DDR3时，按照写一个8Bytes,跳过56Bytes在写下一个8Bytes,跳过56Bytes。。。方式写DDR3的写带宽只有400MB /s），请问进行类似这样的跳变方式读写传输时带宽下降的原因是什么？