Dear engineers
我在进行6638 PCB设计过程中遇到如下难题，麻烦大神给予不吝赐教，多谢！！
1. 在Hardware Design user guide中看到这段话“In the event a partial number of lanes are used (two lanes instead of four), all clock and data pins must be connected. Unused lanes (both transmit and receive) can be left floating”。
问题：确认一下是否可以只连接2条lane（即只连接2条lane的差分收发），其他2条悬空，如果可以，该怎样选择哪两条？
2. Hyperlink速度较高参照SerDes Implementation Guidelines for KeyStone I Devices给出的约束进行，其中提到：" HyperLink lanes can be swapped to simplify routing. The differential pairing must be maintained"，请问Layout过程中的每4对差分收发是真的可以交换吗？如果交换以后程序中的那个寄存器可以重新设置差分对的通道号？
