在自研开发板OMAPL138平台DSP侧配置GPIO8[11]为输出管脚, 设置CLR_DATA寄存器第11位为1后, GPIO8相关寄存器被异常改写，设置CLR_DATA前后相关值描述如下:
设置CLR_DATA前：
设置CLR_DATA后：
配置SET_DATA未出现该问题，请教各位TI专家这是什么原因呢，如何解决GPIO输出低电平的问题。
在自研开发板OMAPL138平台DSP侧配置GPIO8[11]为输出管脚, 设置CLR_DATA寄存器第11位为1后, GPIO8相关寄存器被异常改写，设置CLR_DATA前后相关值描述如下:
设置CLR_DATA前：
设置CLR_DATA后：
配置SET_DATA未出现该问题，请教各位TI专家这是什么原因呢，如何解决GPIO输出低电平的问题。
