本问题为相关问题。 因为原问题被锁定了。 具体情况原问题。
在原问题中,转发到英文论坛:https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1329336/am6442-configure-ent1-port-to-100mbps 我已查看。
这里补充说明一下:①AM6442 CPSW模块的RMII接口输出即 10M波特率,并非经过PHY才变成10M波特率。
②RMII_REF_CLK 是 由外部时钟源 提供的 50MHZ 时钟,并非5MHZ。
我测量的引脚入下图。 我迫切希望能解决AM6442 CPSW模块的RMII接口 无法输出100M波特率时序,而不要将问题引申到PHY的配置上(我仅对RMII进行输出,且在MCU端引脚直接测试;我想这与PHY是无关的。)
我希望贵公司相关工程师能关注下寄存器 CPSW_PN_MAC_CONTROL_REG_k 的相关字段 如下: 或许能起到帮助作用。