TI工程师您好！
我们在调试6670 AIF与FPGA做外部循环测试，需要请教几个问题。6670 AIF工程用的K1软件包的AIF2_LTE_TDD例程
1、 AIF通过FPGA的serdes做外部循环测试，将例程的循环模式改为TEST_PATH_EXTERNAL_REDIRECTION，手动触发模式触发AIF的TM和RM，测试结果是TM和RM都是FRAME_SYNC状态，但是进入不到接收处理函数中，即接收不到数据。查找不到原因。框图如下：
2、我们还想让数据通过DSP传输测试一下FPGA的外部循环，这个应该可以做到吧？这框图如下，这个时候DSP端应该设置什么样的循环模式？
3、我们测试1）时AIF没有从AT引出一个10ms周期脉冲信号到PHYT_SYNC/RADT_SYNC，TIMER的TIMO0是不是都需要连到PHYT_SYNC/RADT_SYNC管脚上？提供10ms周期信号需要这个函数就可以吗？
谢谢！