• 状态
  • 已锁定 已锁定
  • 回复 1 回复
  • 订户 14 订户
  • 视图 504 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

6657 与 FPGA SRIO通讯问题

jimmy cui
Expert 1389 points


弄了一段时间SRIO的端口初始化终于调通了，接下来是调通讯了，有个问题想请教一下，FPGA与DSP SRIO通讯时，如果DSP做从机的话，是不是完成了端口初始化之后，内存地址对FPGA来说的透明的了？现在我还不太理解这个“透明”的什么意思！不需要打开一个内存窗口给FPGA访问吗？我看了好几遍程序，没有发现哪里设置。