大家好：
在我的项目中，使用一块FPGA芯片和两片C6678。FPGA通过SRIO接口和DSP A连接，DSP A和DSP B通过Hyperlink接口连接，srio和hyperlink接口都工作在3.125G波特率。我通过SRIO接口将DSP A的DDR3上数据传输给FPGA，64KB耗时70us(4 lane)，基本正常。我同时需要将DSP B的DDR3上数据传输给FPGA。我采取的方式是，将DSP A的hyperlink空间映射到DSP B的DDR3空间，然后通过DSP A的srio接口直接访问hyperlink映射空间，将DSP B的DDR3数据传输给FPGA。但是我测试得到的结果是，64KB耗时500us！感觉像是srio链路和HyperLink链路配合时，双方都掉至1 lane了！
有人做过相同的测试吗，srio访问hyperlink空间的速率能提升吗，是我的某些底层设置有问题吗？谢谢！！
