我目前在设计一块板卡,上面同时存在TMS320C6678与一块赛灵思的FPGA。这两个芯片我目前同时上电完成,同时使用FPGA完成对DSP的上电复位控制。但是FPGA从上电完成到执行用户逻辑需要一定的时间,在这段时间内无法对DSP完成上电复位,请问这对DSP上电复位有何影响。或者换另一个角度,当DSP电源稳定后,最迟多久需要对RESET、POR、RESERFULL按顺序拉高,完成上电复位。
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
我目前在设计一块板卡,上面同时存在TMS320C6678与一块赛灵思的FPGA。这两个芯片我目前同时上电完成,同时使用FPGA完成对DSP的上电复位控制。但是FPGA从上电完成到执行用户逻辑需要一定的时间,在这段时间内无法对DSP完成上电复位,请问这对DSP上电复位有何影响。或者换另一个角度,当DSP电源稳定后,最迟多久需要对RESET、POR、RESERFULL按顺序拉高,完成上电复位。
您好,
但是FPGA从上电完成到执行用户逻辑需要一定的时间,在这段时间内无法对DSP完成上电复位
DSP的RESET、POR、RESERFULL此时是什么状态?都是低电平?
如果长时间低电平,理论上此时芯片未启动,是不会影响DSP启动后的功能。
在芯片数据手册7.5.7 Reset Electrical Data / Timing对复位信号的低电平做了最低时间的要求。
TMS320C6678 Multicore Fixed and Floating-Point Digital Signal Processor datasheet (Rev. E)