hi,
我现在在使用AFE7900EVM和TSW14J56两块板子联合调试;按照文档中提到的步骤进行操作,之前一直正常;最近遇到一个问题,收发链路都可以建链成功,但是在收发都建链成功的状态时,在HSDC PRO中点击capture就会造成fpga复位,不知道什么原因会导致这种现象;
thanks!
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
hi,
我现在在使用AFE7900EVM和TSW14J56两块板子联合调试;按照文档中提到的步骤进行操作,之前一直正常;最近遇到一个问题,收发链路都可以建链成功,但是在收发都建链成功的状态时,在HSDC PRO中点击capture就会造成fpga复位,不知道什么原因会导致这种现象;
thanks!
Hi
感谢您对TI产品的关注!关于出现FPGA复位,可以试着参考下面类似问题链接:
e2e.ti.com/.../tsw14j57evm-tsw14j57evm-resets-after-establishing-jesd-link-with-afe7900evm-board