This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
SOP管脚用10K上拉或者1K下拉是否可以，开发板为什么每个SOP管脚都有82.5K，10K，7.87K和750R这么多电阻的设计。怎么计算出来的，是否一定这么设计。
AWR1843 Hardware design checklist 中有推荐的接法，可以先参考看一下：
https://www.ti.com.cn/tool/cn/AWR1843BOOST
user5916214 说：为什么每个SOP管脚都有82.5K，10K，7.87K和750R这么多电阻的设计
我需要再确认一下给您回复。
查到了么？
还在等待相关工程师的确认。
这些上拉/下拉电阻用于控制驱动强度，以便 FTDI/MCU 优先于 SOP 控制的外部上拉。在您的设计中不一定需要它们。您可以参考Hardware design checklist 使用简单的上拉/下拉来控制。
能否再详细说明下，即使是MCU优先于SOP外部上拉，应该也没必要这么多电阻。
能否详细说一下您具体对哪部分还有疑惑，我需要咨询其它工程师。
为啥每路SOP都串10K电阻，以及串750欧姆电阻，是否有必要；
下拉为啥选择82.5K？上拉为啥选择7.87K？为什么不能选择常规的1K、4.7K和10K电阻。
已反馈。
还没结果？
只要您确保不会看到太大的压降而违反 GPIO 的 VIH 规范，具体值并不太重要。您可以使用较小的电阻，但这些电阻会消耗更多电流并略微增加您的功耗。
