AWR2944: 通过LVDS接口输出adc数据流的时钟频率、数据速率怎样配置

你好，

为什么要修改LVDS输出的频率？默认的代码采集ADC数据是没有问题的。

Thanks，

Chris

你好，

HSI clk的div是不起效的。你如果要修改，只能修改输入的时钟源的频率。

Thanks，

Chris

因为前面设置的是600M的DDR，后边LVDS输出测的是450M，按理应该是300M，总感觉输出的不对。。

根据您的意思，“HSI clk的div是不起效的。你如果要修改，只能修改输入的时钟源的频率。“，是不是后面LVDS的时钟频率就是450M的了，和前边数据的速率（600M）其实没关系？后级采集LVDS数据只要按450M的去采就行了？

如果是这样，我们后边LVDS采集的时序要求会比较高

谢谢！

你好，

是的，和配置600Mh关系不大。如果450Mhz能用就不需要修改频率了。

Thanks，

Chris

好的，那就是450M双沿采样，后级的压力还是比较大，如果修改输入的时钟源的频率，是指芯片输入的参考时钟？这个是等比例修改或者有计算公式么？

另外，如果修改后会影响之前正常的信号处理吗？

谢谢！

你好，

要修改输入和HSI的时钟输入源的时钟，如果这个输入源的时钟也被其他外设使用，就会影响其他外设。更多时钟相关信息，请参考TRM。

Thanks，

Chris