我们将在春节假期期间对网站进行维护,可能暂时无法访问,同时工程师回复将有所延迟,敬请谅解.

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

SN74LVC1G3157: no power question

Part Number: SN74LVC1G3157

Dear Sir:

We use the "SN74LVC1G3157DCKR to design as below,we have some question 

1. Will the behavior of Y1/Y0/Z affect each other when the board is not powered?
2. When the board is not powered, if Y1 inputs a voltage, can Y0 and Z measure the voltage of Y1?
3. Taking the above question, if both Y0 and Z have voltage, will the voltage level be lower due to the influence of IC internal resistance?

please check this issue and feedback to us.

thanks.

  • 您好,方便沟通,我还是用中文回复吧。

    首先我们看下这个器件的“绝对最大值电气参数”:Vio>VCC的条件来看,如果VCC未上电,是可以先给输入引脚电压的,并且输入到VCC之间有个钳位二极管,VCC未上电的条件下,先给输入信号,那么二极管有可能正向导通,电压从IO到VCC,从而给VCC供电,如果这个电流很大,则可能对芯片造成损坏,所以有Iik输入钳位电流的约束,也就是说只要输入电流不超过这个Iik,则就不会对器件造成损坏。

    综上,针对您的问题,如果芯片未上电,则Y1或Y0给输入信号,要保证输入电流不能超过Iik。

    第三个问题,输出电压不会降低,内阻很小,输入输出电压不会有衰减,只是有个传输延迟,可以参考tpd这个参数。

  • 你好

    關於第三點,但是我們測試waveform如下圖左, Y1/Y0對應CS1/CS0,當CS1或CS0有電的時候,看起來電壓有被拉低爬不上去,但是我們使用其他家類似的料,沒有這問題,電壓有爬上去,再麻煩你確認一下,謝謝

  • 第三个问题,器件正常上电时,您的意思是当给输入Y1和Y0时,输出端Z的电压爬不上去?幅值被压缩?考虑到是内阻太大,电流在内阻上产生压降,是这个意思吗?

    附图中的黄色和绿色波形分别代表的是什么?

  • 你好:

    抱歉讓你誤會,重新說明

    waveform CS1/CS0對應B1/B2,我們在VCC未上电時對B1外部提供測試的訊號,level是3.3V,但從波型看來,在VCC未上电時,B1/B2會彼此導通,這點我們認為可能是IC內部透過二极管導通,但是我們比較好奇的是,為何類似的IC,其他家的實驗起來結果波型也是差不多,但是level卻有差異,所以我們這邊懷疑是否IC內阻造成電壓的損耗,而拉低壓降,但想跟你們確認或者是有其他原因造成的?再麻煩你確認,謝謝

  • 您好,在您的电路中CS1/CS0 对应开关的两个输入引脚Y1 和Y0. 您提到的“B1/B2會彼此導通”,即未上电,给芯片输入信号,但是得到的结果是两个输入端会导通?是这样的哈,如果在VCC未上电的前提下,给输入信号,首先要确保输入电流是否超过Iik输入钳位电流,即我上面提到的,如果超过这个电流的话,芯片是有可能损坏的。 

    另外,两个输入端是不会导通的。 怀疑内阻导致幅值下降,是看的输入输出这个通路,即Y0或Y1输入,Pin4 A输出,输出是否压降降低,这个是和开关的导通电阻有关的。 而两个输入端是完全独立的,不会产生导通的条件。

    不知我这样是否能解释您的问题?