寻找可以提高TF卡的SDIO 延长线速率的芯片方案

是的， 我们当前的应用场景是通过FPGA模拟TF卡，插在VTE测试机上进行测试，其中FPGA端电平是1.8V, IO为push-pull模式， VTE测试机端是3.3V电平，为了满足100M的时钟速率也能跑下去，我们当前选择了LSF0108PW的电平转换器且并接了高速开关PI3CH800LEX. 该方案目前的结果是当时钟频率到了1M时就会报错。 故在这里我们需要寻找新的解决方案。 其中其fail的主要原因我们是认为FPC 线过长以及当前的LSF0108PW+PI3CH800LEX的方案依然存在缺陷所导致。故，我们需要

1， 寻找新的电平转换解决方案并可在高时钟频率下工作（100M）；

2， 如何避免因为走线过长而引起的额外寄生电容导致SDIO信号变差

SDIO的阻抗不是50欧姆么，应该都是单端信号，不存在差分对信号的，看来不太像是SDIO 的redirver, LMH0324应该不行，

好的，收到您的反馈，我现在有点儿事，今天抽空会给您答复，跟您带来不便非常抱歉。

David hu 说：

寻找新的电平转换解决方案并可在高时钟频率下工作（100M）；

抱歉回复晚了，电平转换需要几bit？SN74AVC4T245 可以实现1.8V到3.3V转换。速率达到380Mbps，所以100M频率没问题。

https://www.ti.com.cn/cn/lit/ds/symlink/sn74avc4t245.pdf

David hu 说：

如何避免因为走线过长而引起的额外寄生电容导致SDIO信号变差

选择一款redriver来对信号进行补偿。

David hu 说：

SDIO的阻抗不是50欧姆么，应该都是单端信号，不存在差分对信号的，看来不太像是SDIO 的redirver, LMH0324应该不行，

LMH0324 是3G/HD/SD SDI的应用。您是SD卡的应用吧？

SD卡的话，可以选择一款buffer来提高它的驱动能力应该就能满足走线过长导致的信号变差。

可以在下面链接中选择一款bufffer/driver来提高驱动能力。

https://www.ti.com/logic-voltage-translation/buffers-drivers-transceivers/products.html

因为是使用FPGA模拟SD卡，而且是SD模式， 故共有信号6根（SD0~SD4, CMD, CLK）, 也即需要6bit即可

我们需要多一些时间查看这款芯片，稍后会为您解答。

David hu 说：

因为是使用FPGA模拟SD卡，而且是SD模式， 故共有信号6根（SD0~SD4, CMD, CLK）, 也即需要6bit即可

您另一个帖子中提到了TXS0206，这个器件专门用于SDIO电平转换，可以考虑使用TXS0206。