This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

CC2640R2F: 请咨询一下,使用cc2640r2f在抓包仪上看到rssi功率在-84左右,广播报很久才才会发出一包,建链困难?

Part Number: CC2640R2F


你好!

我使用cc2640r2f与cc2642做一个调试。有两个问题

1. cc2640r2f做slvae,cc2642为central。

   在cc2640r2f广播正常的情况下,cc2642 反复connect都连接不上。这种情况下,需要怎么处理?

2. 在距离拉远,在抓包获取到功率在-85左右,发送的广播报很久才能够抓取到,这个是有什么限制吗?需要怎么解决这个问题。

   -85的接收功率,应该还是正常的功率范围。

谢谢!

  • 1. 反复connect都连接不上可能要查一下广播端設備的32K crystal是不是在標準值內

    2.你距离拉多远,在抓包获取到功率在-85?

  • 1. 反复connect都连接不上可能要查一下广播端設備的32K crystal是不是在標準值內

     ---这个广播端是指salve设备的晶振吗?

    2. 距离在8米,我slave设置的是发送是0db。

  • 1.對的,是指salve设备的晶振

    2. 设备放在抓包dongle的附近抓到的功率?

  • 问题1:我通过仿真器把central的软件复位就可以再次连接,但是复位slave的软件不可以。感觉是central的协议栈状态异常了。晶振的标准范围是多少,我们测试一下。

    问题2:设备在近端转包功率在-55db左右。

     

  • 1. slave设备没有使用外部晶振,使用的是内部的RC震荡器。使用的是rcos上的配置,这个需要在调试什么信息吗?

    谢谢!

  • 能看到广播无法连接基本上都是低频时钟频率不准确,错过了连接事件

    你可以用手机APP交叉测试已验证central设备是否也有问题

    可以将低频时钟信号映射到IO上用频率计测一下频率是否准确:

    #include <driverlib/aon_ioc.h>
    IOCPortConfigureSet(IOIDn, IOC_PORT_AON_CLK32K, IOC_STD_OUTPUT);
    AONIOC32kHzOutputEnable();

  • 1. 你好!我看了一下这个文档。

    这个配置void RCOSC_enableCalibration(void),在我的功能中一直是配置的。、

     HCI_EXT_SetSCACmd(500); ---这个配置在代码中也是配置的。

    目前的测试这些都是已经配置的。

    2. 另外一个信息,我的central使用的外部时钟,这与salve使用内部时钟,不会有影响把?

  • 1.請将低频时钟信号映射到IO上用频率计测一下频率是否准确

    2.不会有影响

  • 你好!

    我现在在做一下RC时钟的测试。

    使用RCOSC的时候,看了一下有几个配置信息?

    1. 下面的配置意思,理解是否准确?

    // #define SET_CCFG_MODE_CONF_SCLK_LF_OPTION 0x1 // External LF clock---这个是直接应用一个时钟吗?
    //#define SET_CCFG_MODE_CONF_SCLK_LF_OPTION 0x2 // LF XOSC  ----这个配置是打开外部的时钟源?
    #define SET_CCFG_MODE_CONF_SCLK_LF_OPTION 0x3 // LF RCOSC  ---这个是内部RC震荡器?

    2. 我想对比测试时钟精度,如果打开外部32.768的时钟,是不是打开#define SET_CCFG_MODE_CONF_SCLK_LF_OPTION 0x2 这个配置就可以了?

    IOCPortConfigureSet(IOIDn, IOC_PORT_AON_CLK32K, IOC_STD_OUTPUT); ---这个配置到外部管脚,是否需要调整?

    谢谢!

  • // #define SET_CCFG_MODE_CONF_SCLK_LF_OPTION 0x1 // External LF clock     外部时钟源,需要使用DIO接入
    #define SET_CCFG_MODE_CONF_SCLK_LF_OPTION 0x2 // LF XOSC    外部32.768K晶体
    // #define SET_CCFG_MODE_CONF_SCLK_LF_OPTION 0x3 // LF RCOSC  内部LF RC

    如果打开外部32.768的时钟,是不是打开#define SET_CCFG_MODE_CONF_SCLK_LF_OPTION 0x2 这个配置就可以了?

    是的

    IOCPortConfigureSet(IOIDn, IOC_PORT_AON_CLK32K, IOC_STD_OUTPUT); ---这个配置到外部管脚,是否需要调整?

    IOIDn中的n需要改为未使用的具体IO引脚号