LM2903-Q1: 调滞回电路时,理论和实际测试存在差异,同时修改电阻值会拉低我的运放输入

Part Number: LM2903-Q1

image.png

我根据上图的理论去设计我的滞回电路,修改R1  R2  R3的阻值。其中我的VTH是固定为0.51V的

我需要的的VH和VL是0.55和0.45,计算出来的R1=4.7K,R2=100K,R3=1K,但我实际测试电路的VH为600mv,VL是460mv。和我理论计算的相差很大。同时理论上修改R1的值变小,我的VH应该会减小,但是实际电路测试的时候是R1增加,VH降低。这个点让我很纳闷。

而且当我R1增大到一定的时候,会导致我的Vin的后端被拉下来。

image.png

上面这个图是当我R1增加到6k出现的问题。

总之,对于我的问题描述有两个存在疑惑的地方:

(1)为什么理论计算和实际不符合?实际的R调整和理论变化相反?

(2)当R1变大时,我的Vin为什么会被拉低?

  • 您好,收到了您的案例,调查需要些时间,感您的耐心等待。

  • 您好,

    问题可能出现在当输出低电平时,如果是单电源供电时,VOL并不能达到0V。

    您可以尝试适当调整R4,R5 增大Vin,调高VH和VL。

  • 你好!请问你知道什么原因会导致我的VIN被拉低呢?有没有什么理论计算的依据呢?

    关于您的回复:我的理解是当输出为低电平的时候,应该是比较器的开漏输出直接拉到地,也不会回灌到我的VIN吧。只能说是我的输出的上拉电阻太小时,可能会导致输出的低不能完全到达0V。

    还有个问题想咨询你,这个比较器的响应延迟300ns,是不是指比较器收到执行指令时到实际执行动作的时间呢?

  • 您好,

    关于您提到的信号源被拉低,建议您检查下实际电路,信号源是否有内阻的变化,运放是否还工作在负反馈状态,您可以通过仿真模型验证一下。

    https://www.ti.com.cn/product/cn/LM2903-Q1#design-tools-simulation

    关于tresponse (Propagation delay time)指的是

    • 当输入信号为TTL电平输入时(参考电压Vref = 1.4V)
    • 从输入端发生高到低转换开始
    • 到输出端电压越过1.4V阈值所需的时间