采用图中所示值时,电路的–3 dB带宽约为400Hz。 C2跨接于电桥的输出端,从而使得C2实际上与C1a和C1b构成的串联组合呈并联关系。这样连接后,C2能有效降低因不匹配导致的任何交流共模抑制误差。
第一个问题:关于“C2跨接于电桥的输出端,从而使得C2实际上与C1a和C1b构成的串联组合呈并联关系。这样连接后,C2能有效降低因不匹配导致的任何交流共模抑制误差”,我不是很理解。
第二个问题:是 R1a/C1a和R2a/C2a是由频率确定的,C2的容值选择是由什么确认的?
向各位大神求助!
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
采用图中所示值时,电路的–3 dB带宽约为400Hz。 C2跨接于电桥的输出端,从而使得C2实际上与C1a和C1b构成的串联组合呈并联关系。这样连接后,C2能有效降低因不匹配导致的任何交流共模抑制误差。
第一个问题:关于“C2跨接于电桥的输出端,从而使得C2实际上与C1a和C1b构成的串联组合呈并联关系。这样连接后,C2能有效降低因不匹配导致的任何交流共模抑制误差”,我不是很理解。
第二个问题:是 R1a/C1a和R2a/C2a是由频率确定的,C2的容值选择是由什么确认的?
向各位大神求助!
谢谢你的耐心解答,从理论的角度上第一个问题我有一些明白了。 关于给的公式我发现计算出的结果与正常的F=1/(2πRC)差别不是很大,究竟如何选择C2的容值呢?是只要比c1a/c2b远远大于就可以吗?
小白的我还是不太理解这两个时间常数是怎么来的。与C2的关系还是不太会计算。
但还是谢谢你的细心解答!
真的非常感谢! 小白的我目前只需要一个大概的理念,真正弄透彻目前很难。
非常感谢提供的图文攻略,好感动! 我在研究研究,遇到问题我还会来提问的。谢谢你!