DRV8323 驱动出错

Other Parts Discussed in Thread: DRV8323, DRV8353

我现在使用DRV8323驱动三相电机,使用过程中发现8323报C相上管G极驱动故障,测试MOS并没有发现G极有问题,我屏蔽8323的错误,强制8323打PWM,示波器测量C相上管G极,发现驱动电压拉不上去(第一张图),下管驱动正常,尝试更换了新的MOS还是一样的情况,AB两相上下管驱动正常(第二张图),想请问这是哪里有问题了,附上电路,请帮忙解答

  • AB相MOS上管G极波形如下,上面误删了

  • 请问您可以提供SPI寄存器设置吗?

    我们看到的最常见问题是将IDRIVE方式设置得过高(请参阅此E2E FAQ)。 Qgd / IDRIVE应该为50-300ns。

    DRV8323是65V abs max器件; 以54V nominal 运行该器件可能很危险。在超过DRV8323的绝对最大额定值之前,您需要有11V的裕度。电机在旋转时将导致电源增加和减少,并可能导致电压超过限制。TI还有其他类似DRV8353的设备,这些设备的额定工作电压更高,可在这些电压下工作。

    关于您在帖子中提到的一些表述,不确定我的理解是否正确(左边是您帖子中的表述,右边是我的理解):

    • G极 --> gate drive" or "gate pin
    • C相上管--> "high-side gate on phase C, GHC"
    • 屏蔽8323的错误 --> " Set DIS_GDF to 0 to disable gate drive fault"
    • 下管驱动 --> "low side gate drive"

  • 您好:

    1、SPI寄存器设置

    IDRIVEN_HS/IDRIVEN_LS = 1360MA,

    IDRIVEP_HS = 120MA

    IDRIVEP_LS = 80MA

    TDRIVE = 4000NS

    DEAD_TIME = 400NS

    所用MOS的Qgd = 7nC

    如上我的配置对ABC三相都是一致的,为什么只有C相会有问题,我会降低IDRIVE再试一下

    2、上个帖子中的描述不够准确

    • G极 --> gate pin
    • C相上管-->  “the C high-side MOSFET"
    • 屏蔽8323的错误 --> " Set DIS_GDF to 0 to disable gate drive fault"
    • 下管驱动 --> " the low-side MOSFET"
  • Qgd只有7nC, 您的IDRIVEP和IDRIVEN设置太高。 建议 rise rime为100-300ns(Qgd / IDRIVEP), fall time为50-150ns(Qgd / IDRIVEN)。

    如果一相具有不同的布局或较长的走线,则将导致较高的parasitic inductance ,并且需要较慢的上升和下降时间以防止parasitic ringing。