兄弟,你还没明白Stephen的意思,EPI可以完全用软件模拟,软件模拟完全正确之后再使用硬件方式来实现。
确认丢byte的问题在软件模拟的情况下不会发生。
兄弟,你还没明白Stephen的意思,EPI可以完全用软件模拟,软件模拟完全正确之后再使用硬件方式来实现。
确认丢byte的问题在软件模拟的情况下不会发生。
对,你需要对设计进行权衡,必要时IO口需要加入驱动电路,以降低电流消耗。
软件操作正确的情况下,如果只使用一个引脚,其他引脚不会被改变。这和PORT口使能没有关系,使能PORT口是使能后续的IO操作。如果你不使能PORT口就去操作它,它会不客气的给你一个FAULT。
M3的IO口可以直接进行位操作,你可以仔细看一下数据手册的IO口章节。一般使用情况下,直接调用库函数就可以了。
100mA指IO口的拉电流 + 外设,不包括内核本身(不同系统频率功耗不同)。
您说的100ma是指IO口的输出 灌电流等还是包括时钟、电源、外围等所有的电流。
1.前言
TI Stellaris系列M3/M4之所以强大,StellarisWare软件库提供的快速软件开发解决方案功不可没。作为TI StellarisWare库的一部分,StellarisWare图形库提供了一套比较完整的MCU图形显示方案,即可以进行图形、文字的绘制,也可以轻松实现在PC机上常见的基于事件响应的控件。伴随着Stellaris LM4F系列的推出,StellarisWare图形库也将进一步升级,内置汉字字库(期待)。
不过由于Stellaris图形库没有相关的中文文档,有时候会让大家觉得入门非常困难…
你好,我使用simplelink_cc13x0_sdk_1_40_00_10里的例程用IAR打不开,存在版本不兼容(broken options were detected in the project file),请问simplelink_cc13x0_sdk_1_40_00_10例程使用的什么版本的IAR?另外我仅仅希望了解CC1310 MCU资源的例程,并不关心RF,请问有相关MCU外设的SDK或参考例程吗?谢谢
…M3部分没有ROM boot的芯片出厂时boot引导程序是放在用户Flash区0x00-0x1000地址的。
含有ROM boot的 M3/M4,空芯片可直接通过UART0对芯片进行ISP编程。
我刚刚通过LM Flash Programmer做过测试验证。UART通信时选择自动波特率。
为了降低系统功耗,拟让系统处于深度睡眠状态,通过定时器定时唤醒,事务处理完毕后重新进入深度睡眠状态。
拟用方案是:配置定时器Timer1和定时器Timer2,使能定时器Timer1在深度睡眠状态下工作。事务处理放在Timer1中断处理函数中进行,处理完毕后使能Timer2,在Timer2定时器中断处理函数中进入深度睡眠状态。当Timer1定时器重新进入中断,唤醒MCU处理事务。
MCU: LM3S608,
开发平台IAR…
据我了解,目前TI的代理商都不首先向客户推荐M3的产品线了。
是这样的,关于FLASH的保护机制,我写了以下代码:
FlashProtectSet(1024, FlashReadWrite);
FlashProtectSet(1024*127, FlashExecuteOnly);
FlashProtectSet(1024*0, FlashReadOnly);
t = FlashProtectGet(1024);
t = FlashProtectGet(1024*127);
t = FlashProtectGet(1024*0);
然后仿真…
TI不同系统的M3有所不同,但主要看芯片封装所允许的功耗,一般来说M3 的LQFT封装允许的总电流应该在200mA以内。个人认为总电流控制尽量在100mA以内比较合适,当然如果使用内置的USB/ETH PHY会引入额外的功耗,设计时要考虑进去。
TI M3的IO口可以接5V,灌电流方式是可以的。
M3处理器IO口可以配置成输出2,4,8ma等,18的就不说了。如果有很多IO口,来控制光耦的输入端,差不多一个口就要5ma左右。用的是灌电流的方式。一般3.3接限流电阻,光耦输入端,再从另一个引脚到IO口,这样能承受多少个?如果用5V接限流电阻、光耦输入端再到IO口也可以?(说是IO口5Vtolerant)。
现在我们的一个项目需要一个高速的数据传送,速率大概为40M Bit/s,FPGA将这个高速的数据采集进来,在内部建一个FIFO,M3通过EPI总线与FPGA进行数据的传送,现在项目只需要M3将FIFO中的数据读出而不需要向FIFO中写数据,M3将数据接收后以UDP的形式向上位机发送。
通信机制如下:
EPI采用GP MODE,8bit data,0bit address,clk en ,iRDY en.FPGA中的FIFO在有数据时将iRDY拉高,读空后将iRDY拉低。clk一直发给FIFO,作为我的读时钟…
在调试程序的时候,使用引脚写函数给PB.7写数据,然后芯片就锁死了。硬件上面PB.7连接电阻后直接接高定平,要怎样才能将芯片解锁?请各位知道一下,谢谢。板子是自己设计的。
读了的,IO模拟读出的数据是对的,现在出现的新问题是读出的包之间总要丢8个Byte,如:
00 01 02 03 04 05 06 07 10 11 12 13 14 15 16 17,这之间就丢了8个byte
好像灌电流如果是8ma,IO输出也要设置为输出8ma。你的100ma不包括灌电流?还有外设,像CAN通信、UART、ADC,PWM等都算?这些外设的功耗手册上会有?感觉外设用多了会超过100ma,那时岂不是IO口输出不能用了或者只能用很少的几个?
谢上面仁兄的关心,Stephen的方式我试过的,我将前面的速率降低,然后采用IO口去读,是正常的。给TI技术支持发邮件,结果被拒绝提供支持,理由是我们公司和航天有一点关系,,这个,,,汗。。。