TLV320AIC23B: 咨询抗混叠滤波功能实现原理

Amy Luo:

您好。

我说明一下我的需求，我有效信号带宽是300~3.2Khz，我对带宽外的信号要求衰减-50db，不要求抗混叠滤波器对阻带那么高的衰减要求。外部信号暂时没有增加任何滤波器， 因为我看这个数字滤波器本身支持0.5fs的截止带宽，并且有-60db的衰减。

那么请问，如果我采样率为8K，对于外部输入4k以上的模拟信号，是否有-60db的衰减效果。

Amy Luo：

你好，我们的TLV320AIC23B 是否也支持这种特性，下面是从互联网上找到的一些关于Sigma-Delta ADC 抗混叠设计的说明

对于 Sigma-Delta ADC， 它具有非常高的分辨率，而且噪声很低。因为它采用了过采 样的技术，因此对于前端的抗混叠滤波器的要求也大大降低，一般一个简单的 RC 低通滤 波器就足够了。这类 ADC 的线性度也非常好。但是它付出的代价是采样速率的降低。一 般这类 ADC 的采样速率都相对较低。另外，由于内部滤波器对于模拟信号的突变和通道 的切换需要相对长的建立时间，而且输出的数据与模拟输入之间有比较长的延时，所以这 类 ADC 适用于那些模拟信号近似于直流或变化很慢的应用，如温度测量、压力测量等等。

Amy Luo，麻烦在帮忙看一下问题呢

这里的数字滤波器作用的不是输入的模拟信号，而是Delta-Sigma 调制器输出的1-bit 数据流，或者说它作用的是量化噪声，对输入信号的频率没有作用。

Amy Luo：

因为我用TLV320实测，芯片采样率设置8K时候，输入信号3.3K~4K时候，信号幅度有衰减；输入4K~18K时候，信号衰减有50+db，这跟你们规格书当中描述的数字滤波的效果基本一致，并没有发生混叠。这跟您解释的对输入的频率无作用不一致， 所以有些困惑。

输入4K~18K的信号，采样率设置8K，根据奈奎斯特定理，频率大于采样率一半的信号，会发生混叠，您是怎样分析没有发生混叠？是否做了FFT分析？

您这里的采样率是指的哪个采样率？奈奎斯特定理指的是Sigma-Delta 调制器的调制频率fMOD。如果您是指数据输出率，有可能不会发生混叠。

Amy Luo,

您好，经过实际测试分析，频率会发生混叠，但是你们的数字滤波器实际也是有效果的，就会导致混叠的信号幅度很小，在mv级别。测试衰减应该能到55db左右，没有达到规格书标称的60db。

下图是20~20k的粗略扫频结果，经过ADC后，黄色是幅度，蓝色是频率。

下图是4K~8K的细扫，可以发现你们规格书提到的数字滤波器效果和实际测试的波形是有相似之处的。