DIX4192: Problems sending and receiving user data through SPDIF

您好，

这里是中文论坛，您可以使用中文发帖；

你是否验证了寄存器可以正确读写？即写入后可以正确读出写入值？

配置的GPO 有 interrupt flag吗？你读取Receiver status 这三个寄存器分别是什么值？

寄存器能够正常读写;

GPO3配置成RX块开始中断,GPO1配置成TX中断(打开RBTI中断);

RX块开始中断触发0.2ms后,设置TX快开始信号,在2ms后从RX状态寄存器中读出前12字节的数据(设置了相应的寄存器位);

当TX中断RBTI中断触发,向TX状态寄存器中读出数据(设置了相应的寄存器位);

目前遇到的问题是,主控制板发送的数据能够收到,DIX4192发送的数据,主控制板偶尔能够收到,这个是什么原因导致的?

寄存器能够正常读写;

GPO3配置成RX块开始中断,GPO1配置成TX中断(打开RBTI中断);

RX块开始中断触发0.2ms后,设置TX快开始信号,在2ms后从RX状态寄存器中读出前12字节的数据(设置了相应的寄存器位);

当TX中断RBTI中断触发,向TX状态寄存器中读出数据(设置了相应的寄存器位);

目前遇到的问题是,主控制板发送的数据能够收到,DIX4192发送的数据,主控制板偶尔能够收到,这个是什么原因导致的?

有没有可能是块开始信号的问题?,是按照这个置的发送块开始,

为更加有效地解决您的问题，我已将您的问题发布在E2E英文技术论坛上，请资深的英文论坛工程师为您提供帮助。帖子链接如下，您也可以关注帖子，以方便查看或追问后续疑问。

https://e2e.ti.com/support/audio-group/audio/f/audio-forum/1236494/dix4192-problems-sending-and-receiving-user-data-through-spdif

应该是块开始时序存在问题，因为IC中的许多问题都与时序有关。

您可以附上时钟和DIT块开始时序图吗？以查看是否有问题

您的问题解决了没有，如果还没有请附上时钟和DIT块开始时序图以查看是否有问题

还没有解决,不好意思,这么长时间才回复,发现板子有点问题,重新layout了,发现问题还是存在;

我将两个板子一个设置成主,另一个设置成从,LOCK脚接了一个LED灯,指示LOCk状态,发现主的LED显示不稳定,从的LED常亮的状态.

将MBTI中断打开,GPIO1设置成TX INT,下面是抓取的时序图

下面是第一个绿色框放大的时序,中间丢失一个TX INT触发

第二个绿色框放大的时序,中间丢失两个TX INT触发

我的TX BLOCK START放在了RX START BLOCK中断里面,下面是TX BLOCK START 处理

while(1)
{
switch(state)
{
case 0:
if(TX_SYNC_Get()==1)
{
state=1;
count=0;
}
else
{
count++;
if(count>100000)
{
TX_BLS_Clear();
state=0;
count=0;
return;
}
}
break;
case 1:
if(TX_SYNC_Get()==0)
{
state=2;
TX_BLS_Set();
//TX_BLS_Clear();
count=0;
}
else
{
count++;
if(count>100000)
{
TX_BLS_Clear();
state=0;
count=0;
return;
}
}
break;
case 2:
if(TX_SYNC_Get()==1)
{
state=3;
count=0;
}
else
{
count++;
if(count>100000)
{
TX_BLS_Clear();
state=0;
count=0;
return;
}
}
break;
case 3:
if(TX_SYNC_Get()==0)
{
TX_BLS_Clear();
state=0;
count=0;
return;
}
else
{
count++;
if(count>100000)
{
TX_BLS_Clear();
state=0;
count=0;
return;
}
}
break;
default:
break;
}
}
}

麻烦帮忙看一下,是哪里的问题,怎么处理,谢谢.

在补充一下,如果在RX BLOCK START中断中把TX BLOCK START屏蔽了,主端的LOCK 指示LED便能稳定