TPA3223: Single Ended Input Signal Level

您好，我们可以直接使用中文沟通。

table 9-1表格中，Gain=32dB时单端最大输入为1Vrms，差分输入的话每个输入为0.5Vrms。

您现在是使用的单端输入0.5Vrms，fault引脚就拉低报错是吗？OTW_CLIP引脚输出什么电平？

另外波形是测量的靠近芯片的输出端吗？看起来这么多噪声，能把波形放大看下吗？

1、fault 引脚高电平  OTW_CLIP会拉低

2、一旦我把输入调小 让输出电压有效值低于20V 波形就正常了  如下

3、这个功放没有音频输入的情况下，OUT_P和OUT_M对GND为什么会有个20V（PVDD/2）的电压？ 正常吗？

王 载翔 说：

fault 引脚高电平  OTW_CLIP会拉低

根据Table9-3 error reporting，fault为高，OTW_CLIP为低，说明过温保护呢。芯片很烫吗？

王 载翔 说：

一旦我把输入调小 让输出电压有效值低于20V 波形就正常了  如下

20V有效值，得到28.3V最大值，您使用的PVDD电压为多大？负载为多大ohm和功率的？要计算下即使输出最大PVDD电压的带载能力。

王 载翔 说：

这个功放没有音频输入的情况下，OUT_P和OUT_M对GND为什么会有个20V（PVDD/2）的电压？ 正常吗？

根据这里的描述，PVDD是40V。

输入悬空，OUT_P和OUT_M输出都是20V是吗？

1、芯片表面温度30℃左右

2、我现在测量的波形是没有带载的情况

3、输入悬空 OUT_P和OUT_M都有20V   加上0.5VRMS的输入  最大值对地=40V（PVDD）这样会不会有问题？

王 载翔 说：

输入悬空 OUT_P和OUT_M都有20V 

输入悬空输出为1/2PVDD ,我需要再看下。

王 载翔 说：

加上0.5VRMS的输入  最大值对地=40V（PVDD）这样会不会有问题？

32dB的增益，0.5Vrms是满量程输入啊，20logGain=32dB，10^1.6=39.8

0.5Vrms*39.8=19.9V，所以Vpp接近40V是对的。

王 载翔 说：

芯片表面温度30℃左右

芯片表面温度30度，不会将OTW_CLIP拉低的。

方便将输出滤波器断开，直接测量下输出端吗？

输出对地波形：

OUT_P对OUT_M波形

0.5VRMS是满量程输入？  根据增益和电平的关系  单端输入满量程不应该是1VRMS吗？

是的，单端输入满量程是1Vrms，差分的话是0.5Vrms。

您这边是单端输入，满量程是1Vrms。

我现在单端输入  没到1VRMS的满量程  OTW_CLIP就输出故障了 

OTW_CLIP波形：

规格书：OTW_CLIP is static low when OTW is asserted, and toggling when output signal is CLP

输入超量程导致 输出CLIP？ 可是我输入没有超量程啊？

我把LC滤波器电感直接去掉  测试还是这样 

虽然触发CLIP信号  但是我的输入等信号都是正常的  这样工作有没有问题  是否可以长时间运行呢？

王 载翔 说：

虽然触发CLIP信号  但是我的输入等信号都是正常的  这样工作有没有问题  是否可以长时间运行呢？

把LC去掉，输入0.5Vrms也触发Clip信号是吗？ 这是不正常的，不能保证长期运行。

断开LC filter后，建议您再测量下supply current是多少，符合数据手册吗?

或者降低输入信号幅度，看是否也会触发Clip信号？

既然能触发Clip信号，一定是哪里的设置导致了输出幅值饱和或者限流的状态，否则不会触发Clip。

您有更换一片3255试过吗？

写错型号了，不是3255 是3223.

输入调低就不触发clip了

能否说一下不同增益和输入电平关系的计算公式？

您好，今天有事请假了，明天给您答复，给您带来不便非常抱歉

王 载翔 说：

能否说一下不同增益和输入电平关系的计算公式？

Vout=Vin*Gain.

所以32dB的话单端满量程输入为1Vrms。

你使用的什么电源？ripple current情况如何？建议您使用稳压电源看下。

同时我也去确认下这个问题。

您好，我这边帮您问了下，能否将PVDD的波形附上看下，是否提供足够的电流？虽然不接负载的前提下不需要太大电流，但是其他电阻回路可能会占用一部分电压导致输出触发clip。

另外建议使用专业的AP仪器进行测试。