TLC555-Q1应用电路原理图如下：
问题1：从规格书看R30, R26和C49 决定了时钟的周期和占空比，根据规格书给出的计算公式，可算得f=357.6kHz，高电平占空比为0.59，但我实测发现f=426kHz, 占空比为0.34，即使考虑器件偏差造成得误差也与理论计算的偏差甚大，是什么原因呢？
问题2：我的A样和B样PCBA，原理图完全一样，PCB layout 唯一的区别在于C57的GND平面铺铜更大，但实测结果显示，A样PCBA的TLC555-Q1电路输出时钟周期为460kHz, 占空比为0.12；而B样电路输出时钟周期为426kHz,占空比为0.34，均于理论计算不符，why? 经查，A样和B样的TLC555-Q1供电VP都为15.7V， 唯一不同的是5脚（cont）电平，A样的实测为4.45V，B样的实测为10.43V，不知什么原因能导致？
以上疑惑，麻烦解答，谢谢！
您好，
建议在100kHz以下的频率下使用555，如下面Figure 9. Free-Running Frequency所示。超过100kHz的频率更难获得良好的精度，在更高的频率下工作，电路板的寄生电容将起到一定的作用。当电容值很小时，电路板寄生电容可能引起较大的误差。
对于PCB布局中的寄生电容，有一些通用的实践指南可供遵循：
1、增加相邻走线之间的间距；
2、关键走线远离电源和地网络；
3、尽量减小走线长度，因为走线长度越长，寄生电容越大；
4、关键走线不使用或尽量减少使用过孔。
