你好
我设计的电路和下图一样，SOC 输出24.567MHz的1.8V MCLK 给到DSP, DSP 要求MCLK 为3.3V jitter 低于100ps ，SOC输出 jitter 大约在500ps左右，单输入单输出。
那么CDCE813-Q1 是否可以满足要求？如果使用 CDCE813R02TPWRQ1，I2C是否可以不接到SOC，不做控制？ 感谢
你好
我设计的电路和下图一样，SOC 输出24.567MHz的1.8V MCLK 给到DSP, DSP 要求MCLK 为3.3V jitter 低于100ps ，SOC输出 jitter 大约在500ps左右，单输入单输出。
那么CDCE813-Q1 是否可以满足要求？如果使用 CDCE813R02TPWRQ1，I2C是否可以不接到SOC，不做控制？ 感谢
您好，CDCE813-Q1的默认输出都是disable的，所以只能通过I2C enable output。 它和CDCE813R02的区别就在于默认配置下，只有Y1 输出enable。所以如果只需要一路输出，使用CDCE813R02 可以不使用Soc的I2C 对其进行配置，但是如果也需要其他几路的输出，则需要I2C控制。
对于输出jitter是否能低于100ps， 需要实际配置和测试，datasheet中给出的cycle to cycle和peak to peak的jitter值是在fin=27Mhz，fvco=108Mhz的条件下测试的，并且jitter的性能和配置是有关的，datasheet Page7有下面这个备注，由于PLL频率不同，分频系数的配置不同，所以针对不同的应用，内部环路滤波器会自动进行调节到最高性能和最优jitter。
默认配置就是个buffer的功能，分频系数divider=1，输入输出频率一样，并且只有Y１输出enable, 其他几路默认输出disable，如果需要输出的话则通过I2C enable。
这个buffer 的功能 可以实现降低 jitter的目的么？
输出和输入频率相同，采用默认配置，实现的是对输入信号的jitter cleaner功能，框图中红线路径就是默认配置的路径。
默认配置是PLLenable的，并且使用jitter cleaner功能的话，也是需要ＰＬＬ enable的。
但是有一个问题，默认配置下，fin=fVCO，而VCO的频率范围是70Mhz~230Mhz，所以如果输入24.567Mhz的话，不在70Mhz范围内，所以只使用默认配置还是不可以的。