CDCE62005: 第二级PLL无法锁住

Huang Feng

Prodigy 30 points

Part Number: CDCE62005

您好：

我们遇到两片CDCE62005级联后，部分板卡第二级芯片Lock信号失锁问题。

我们的芯片电路是完全参考TI官方6678开发板的，配置的SPI接口由FPGA控制，配置文件由官方软件生成；

已经生产过多批板卡，但从去年开始出现故障，去年累计2例，今年到目前为止又出现7例！

失锁故障都仅仅发生在第二级；对一块故障板卡的前后级芯片进行对调，失锁故障还是发生在第二级。

对调实验排除了芯片问题，非新板卡排除了硬件问题和软件问题，对调实验及非整批板卡出问题排除了焊接问题，已经不清楚下一步故障排查方法了。

从E2E论坛上虽然看到从10年前就开始有出现和我们类似的问题，但没有一个帖子告知了这个问题发生的原因、解决这个问题的办法。

烦请告知问题的可能原因及解决办法。

谢谢。

1 年多前

0 Kailyn Chen 1 年多前

TI__Guru**** 295050 points

您好，CDCE62005这款时钟芯片比较老了，您的问题我会帮您去确认一下。给您带来不便非常抱歉。

0 Kailyn Chen 1 年多前

TI__Guru**** 295050 points

非常抱歉回复晚了，我已经将您的问题提交到英文E2E上了，由负责时钟的资深工程师给您答复，请关注E2E 的回复：

https://e2e.ti.com/support/clock-timing-group/clock-and-timing/f/clock-timing-forum/1215721/cdce62005-the-second-stage-of-cdce62005-couldn-t-lock

0 Kailyn Chen 1 年多前回复 Kailyn Chen

TI__Guru**** 295050 points

您好，E2E已经给出回复，并且我也已经跟进。您可以参考下：

再将您的问题确认下，第一级CDCE62005的输出作为第二级CDCE62005的输入，第二级CDCE62005无法锁存来自于第一级的输出频率是吗？

麻烦将配置简单说下，比如第一级CDCE62005输入频率，输出频率为多少？第二级CDCE62005输出频率多少？将您的配置可以附上我们看下。

0 Huang Feng 1 年多前

Prodigy 30 points

感谢跟进，问题答复如下。

第一级CDCE62005的输出作为第二级CDCE62005的输入，第二级CDCE62005无法锁存来自于第一级的输出频率是吗？

是的

麻烦将配置简单说下，比如第一级CDCE62005输入频率，输出频率为多少？第二级CDCE62005输出频率多少？

第一级输入频率25MHz，第一级和第二级输出频率见下面配置，其中第一级的一路100MHz连接到第二级上，和TI官方的6678开发板连接方式完全一样。

第一级配置文件：

REGISTERS
0 E9840320
1 E9840321
2 E9840302
3 E9040303
4 E9040314
5 101C0B05
6 90BE0F06
7 FD0037F7
8 80009cd8

PORTS
0 DD
1 FF
2 DF
3 F9

INPUTS
PRI 100
SEC 0
AUX 25

EXTERNAL COMPONENTS
C4 1
R4 1
C5 1

FPGA发往第一级PLL芯片的SPI数据如下：

ctrl_data0 = 32'he9840320;
ctrl_data1 = 32'he9020321;
ctrl_data2 = 32'he9840302;
ctrl_data3 = 32'he9040303;
ctrl_data4 = 32'he9040314;
ctrl_data5 = 32'h101c0b05;
ctrl_data6 = 32'h90be0f06;
ctrl_data7 = 32'hfd0037f7;
ctrl_data8 = 32'h94be0f06;
ctrl_data9 = 32'h94be0f06;
ctrl_data10 = 32'h80008cd8;
ctrl_data11 = 32'h80009cd8;
ctrl_data12 = 32'h0000007e;

第二级配置文件：

REGISTERS
0 EB040320
1 EB040301
2 EB060302
3 EB0E0303
4 EB060314
5 000C0A75
6 80BE03E6
7 BD0037F7
8 20009D98

PORTS
0 DD
1 FF
2 DF
3 F9

INPUTS
PRI 100
SEC 0
AUX 25

EXTERNAL COMPONENTS
C4 1
R4 1
C5 1

FPGA发往第二级PLL芯片的SPI数据如下：

ctrl_data0 = 32'hEB040320;
ctrl_data1 = 32'hEB040301;
ctrl_data2 = 32'hEB060302;
ctrl_data3 = 32'hEB0E0303;
ctrl_data4 = 32'hEB060314;
ctrl_data5 = 32'h000C0A75;
ctrl_data6 = 32'h80BE03E6;
ctrl_data7 = 32'hBD0037F7;
ctrl_data8 = 32'h84BE03E6;
ctrl_data9 = 32'h84BE03E6;
ctrl_data10 = 32'h20008D98;
ctrl_data11 = 32'h20009D98;
ctrl_data12 = 32'h0000001F;

0 Kailyn Chen 1 年多前回复 Huang Feng

TI__Guru**** 295050 points

您好，我已将您的配置提交到英文E2E 上，E2E也给出回复：

CDCE62005这款时钟器件比较老了，和现在使用的很多工具都不兼容，所以需要多花点儿时间去分析。您能附上电路和layout以便分析吗？

时钟和时序

时钟和计时论坛

CDCE62005: 第二级PLL无法锁住