我目前在使用 RFSoC 4x2 板卡,外接了一个 80 MHz 正弦波信号作为参考时钟,通过 LMK04828 生成系统时钟。
我的目标是:
-
使用
CLKIN0
接收外部 80 MHz 正弦波作为参考; -
利用 LMK04828 内部 PLL,把该参考锁相生成 320 MHz 输出;
-
将这个 320 MHz 时钟输出到
DOUT8
,供 FPGA(PL 端)和 ADC 使用; -
同时也通过
DOUT9
给 FPGA 提供 SYSREF 信号,用于 JESD204 同步; -
实现 ADC、FPGA 所有模块与外部参考时钟完全同步。
但我遇到的问题是:
当我断开外部的
CLKIN0
(80 MHz 信号)之后,LMK04828 仍然继续给 FPGA 输出时钟(有DOUT8
,但SYSREF
消失了),这说明 主时钟并没有随着参考断开而停止。
我希望实现的是:
当外部 CLKIN0 被断开后,LMK 不再输出
DOUT8
和DOUT9
,即 FPGA 也不再接收到时钟,从而实现一种“系统锁定外部参考”的效果。
请问该如何设置 LMK04828,让它:
-
将
CLKIN0
锁相输出至DOUT8
和DOUT9
; -
并在
CLKIN0
丢失时,自动停止时钟输出(不 fallback 到内部或其他参考)?