你好，TI

请问我可不可以不使用XO,直接用DPLL的REFRENCE参考输入来倍频来输出一个312.5MHZ的时钟信号。另外关于DPLL的参考输入的作用只是用来校准XO的频率吗？能不能用来输出一个外部频率，比如312.5MHZ到我的FPGA引脚

您好，TI

我想咨询一下参考输入是否可以使用10MHZ的OCXO

您好，TI

我用TICS Pro软件设置XO频率为10MHZ，设置OUT2端口为CMOS(+/-),Target freq(HZ)为100MHZ，并关闭了Enable PRIREF和Enable PRIREF,使用I2C+EEPROM配置了LMK5B12204的寄存器，配置成功了，但是OUT2端口用keysight 53230A测试实际频率只有 99.5MHZ左右的频率…

你好我想请问一次，我的LMK5B12204硬件初始化成功了，并读取到了

R2 Register (Address = 0x2) 的数值 0x35,但是之后再读取就读不到了，只能读取一次，这是为什么呢？

我在使用LMK5B12204的时候，发现在禁用DPLL，APLL1和APLL2独立运行（都使用XO输入时钟）时，APLL2无论如何也锁定不了的情况，这也导致了APLL2最后输出的时钟与我想要的时钟存在频偏，且抖动很大，APLL1是正常的，且能从status中看到BAW和APLL1的lock

附上我的TICSPRO文件tmp1.tcs

使用IIC 将导出的寄存器配置文件写入后

使用24M TCXO(频偏不大于1ppm)作为输入，APLL1用来产生100M，APLL2用来产生96M，禁止DPLL，两个APLL都是Free-run模式。出现以下问题：

1 只要使用APLL1输出，不管多少输出频率，输出时钟jitter抖很好，但是存在频偏，100M能偏移到99.917M；

2 只要使用APLL2输出，输出时钟的抖动非常大-35dBc @100k，且存在很大频偏，时漂2分钟能飘400k…

hello, TI的工程师们

      我在使用LMK5B12204时，每次同步成功后，同步信号的相位都是随机的，LMK5B12204是否有寄存器可控制，使每次同步后的时钟信号和参考时钟的相位是固定的，并在参考切换后输出时钟的相位能平滑的，无跳变的切换到从参考信号上？

TI的工程师们

      我在使用LMK5B12204对来自PREF的25MHz的时钟进行相位同步，并从CH3输出同步后的的25MHz时钟，PREF从另一块LMK5B12204上产生。并由SN65MLVD203B进行MLVDS的网络传输。SREF由本地晶振产生。

在调试中发现LMK5B会自动跟踪SREF，如果我关掉SREF强制让其跟踪PREF，则DPLL失锁。

hello,

     TI的工程师们，求助一个问题，我在使用lmk5b12204的时候，参考LMK5B12204 datasheet 以及 snau256  register map文件。但是发现datasheet  &  TICS PRO  与snau256 无法对应上，反而TICS PRO中关于LMK5B12204的设置与LMK05318B很相似…

计划使用这款芯片，输出250MHz给ADC芯片，不知道时间抖动可以做到多少？有哪些注意事项？有用过的朋友或者厂商帮忙介绍下，谢谢

使用LMK5B12204芯片按上面原理图设计（OSC3 48M晶振没有，实际使用的是74.25M），MCU配置硬件引脚及通过IIC写入寄存器，配置后无法测量到时钟输出。

1.HW_CTRL 、GPIO1低电平,  GPIO0、GPIO2高电平；

2.PDN 拉低延时一段时间后拉高，然后通过IIC整体写入寄存器表（寄存器表通过TICS Pro 导出）；

3.写入完成后，读取寄存器，与写入内容比对一致；

4.测量四路输出都没有正常时钟输出；

TICS…

Hi:TI

目前在调试I2C过程中遇到如下几个问题：

1）如果HW_SW_CTRL配置成1时（ROM+I2C模式），一次只读取0x0C寄存器的值发现值是0x1b，如果读取两个或者两个以上的寄存器值就发生错误；

2）如果HW_SW_CTRL配置成0时（EEPROM+I2C模式），一次只读取0x0C寄存器的值发现读取失败；

3）如果HW_SW_CTRL配置成1时（ROM+I2C模式），去写0x0C寄存器值从打印看是正常写成功了，但是去读取此寄存器值时发现值不是写下去的值…

Hi:

目前正在使用TI LMK5B12204的一款时钟芯片，想麻烦提供一下能够运行起来的初始化code