This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
Dear TI专家：
我在使用DAC3162输出正交信号时，频率低时（200KHz）两路DA的正交效果很好，基本上是严格的90度，但是当频率逐渐升高时，IQ信号相位开始发生不正交的现象，输出频率为20MHz时两路信号相位差只有70度左右。
这种现象一般会由什么原因引起呢？
感谢！
感觉 DAC 不是完全同步转换引起. 可以由软件访问的先后顺序导致. 也可能 是软件的缺陷引起的
测试信号是什么？正弦信号还是别的？把输入信号换一下位置
测试信号是正弦波，有试过将DAC输入换成两个DAC都一样的（而不是IQ信号），输出两个信号就是有相位差（20MHz，相差30度左右），200KHz时几乎没有相位差。不知道TI技术人员在做实验时有没有发现这种问题。
正弦信号是如何产生的？有验证过吗？
将DAC换成两个DAC是什么意思？
正弦信号是在FPGA内的ROM中存储的波形，频率低时IQ相差90度没有问题，频率高时输出相位差变小。
DAC3162里面有两颗DAC，一颗用于转换I路信号，一颗用于转换Q路信号。
能不能把I路和Q路的数据互换一下？看看输出的相位关系。
把IQ数据设置成一样的，输出频率高时有相位差，频率低时没有。互换下的实验明天可以做下，但是根据IQ数据设置成一样的实验结果来看可能互换实验结果不会有什么突破点。
这两天做实验验证，发现两路DAC输出不同步的相位差对应的时间刚好是DAC转换周期，也就是DACA输出比DACB输出delay了一个转换周期，导致在转换速率不变的情况下输出频率越高相差的相位越大。
现在的问题是这个相差一个转换周期是怎么产生的呢？？？
怀疑是数据输入的时候就有这个误差了。
有没有逻辑分析仪，查一下输入信号是不是有个通道慢了一个时钟周期
很有可能是的，FPGA的ODDR模式改了下LVDS频率小于300MHz时相位对齐了，LVDS较高时相位还有问题，等下周我们有更高带宽的示波器再查查看。
帅哥 您好 我现在也在使用dac3162这款芯片，FPGA产生正弦波作为数据源 dac时钟为时钟芯片产生 为200M ,FPGA 的时钟也由同一时钟芯片产生 ，但是我现在产生了一个60M的正弦信号 dac输出严重失真 ，iodelay 以及时钟相位都调了 就是不行 希望您给点建议
时钟是哪个芯片产生的？性能如何？
