Part Number: ADC3664
请问，ADC3664的采样时钟 CLKP/M 和 DCLKINP/M，这两个时钟有同源的要求吗？从ADC3664的手册中没有找到明确的信息，几个与此相关的章节如下：
9.1章节中，图9-1的 DCLKIN是来自于FPGA，而采样时钟CLK来自Device，似乎二者并没有同源的要求
8.3.5章节中，提到 The phase relationship between DCLKIN and the sampling clock is
irrelevant but both clocks need to be frequency locked. 这里frequency locked是什么意思，是要求二者同源吗？
现在我们的单板应用中，ADC3664的采样时钟直接来自100M的晶振输出，而DCLKIN是由FPGA从内部PLL倍频，再经OBUFDS输出得到的，
这两个时钟并非同源，请问这样应用可行吗？
