• 状态 TI Thinks Resolved
  • 回复 2 回复
  • 答案 1 答案
  • 订户 17 订户
  • 视图 17 视图
  • 用户 0 会员在此处
选项
选项
相关

ADC12DJ3200: ADC12DJ3200 subclass1 建链问题

flye du
Prodigy 10 points

Part Number: ADC12DJ3200

d43083fb3193472d48e8d1692bb4cfa6.jpg如图所示，如果不运行  8'd116 这条关闭 adc 的sysref_recv_en 命令，fpga 204b rx sync 反复拉高，降低。运行8'd116的话，在测确定性延迟的时候，每次上电之后，确定性延迟测得周期数都不一样。（确定性延迟测试现在用的方法是接收链路上，外部同时提供一个脉冲信号给ADC和一个FPGA管脚，FPGA内部通过管脚上的脉冲使用ILA抓取信号，数时钟看看多久ADC收到信号）。