Part Number: ADC3683
各位好
我使用Lattice的FPGA来控制ADC3683，现在第一步就遇到了问题，我将输入转换时钟CLK_P和CLK_M（假设为信号组A）配置成单端模式，然后通过FPGA输出脉冲驱动ADC进行转换，同时通过FPGA输出位时钟来驱动DCLKINP和DCLKINM（假设为信号组B）,这两组信号之间的关系是DCLKINP为CLK_P的16倍关系。我现在的问题是：我将ADC输出的FCLK_P和FCLK_M（假设为信号组C） 以及DCLKP和DCLKM（假设为信号组D）这两组信号通过FPGA转换为单端信号进行测量(为了量测方便的原因进行单端转换),我的理解是信号A和信号C应该是基本同频率的信号，可能两者之间有相位差，信号B和信号D也应该是同频率的信号，可能存在相位差。但是我现在输入A和B后，得到的C和D的信号里面，B和D的信号是同频率的，但是C和A相差很大，ADC输出的FCLK，也就是C信号是我输出给ADC的A信号的很多倍。请问我这种理解是否有问题，这样测量出的信号是否正确，可以看我的附件的图片。我通过spi接口将CLK_P设置为单端输入，所以FPGA只需要输出单端信号，其他的B，C，D皆为差分信号组。
请各位指教。
谢谢
