This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好,下图左侧为FPGA核心板在底板上的接插件,通过JESD204B方式与ADC连接,但布线路径需要交叉。
这种情况应该如何处理?
方案1. 将差分线对内交叉连接,即FPGA的差分线的xx_p连接ADC的dx_m
方案2. 跨层布线。
方案1是否在电气连接上不允许,或者如果可以,是否存在潜在的逻辑问题?
方案2,跨层布线对于3.2GHz的数据速率是否有影响?
或者是否有其他解决方法?谢谢!
对于差分对极性是否可以对调,我在E2E英文论坛询问了美国那边的工程师,他回复说 “Yes, just the FPGA FW would need to account for the P/N pin swap.”
意思应该是FPGA 软件那边可以控制差分对的极性对调。