你好
我在使用ADS58C48的时候遇到了一个奇怪的问题。
在使用FPGA （MAX10）+ ADS58C48时，发现采样值一直会出现一个非常奇怪的噪声。而同样的设计在其他FPGA（CYCLONE III）上并没有出现。
ADS58C48的时钟由FPGA给出，FPGA采样时采用ADS58C48所输出的时钟。
ADS58C48，上电复位后，其他均默认。FPGA端配置为DDR LVDS。
这可能是什么问题呢？已困扰几个月，都尝试了很多方法都不行。
图1为四通道采样的值，数据上已经去除了负值，只保留正值。仅仅做了这样的处理。
图2为单个通道的每一位的数据。
