老师你好！请问使用ADS1294芯片，为了提高系统的共模抑制比，经量保证差分输入端的电路及阻抗平衡，ECG_CH1、ECG_CH2、 ECG_CH3输入通道采用电路对称且保证阻容公差的情况下实测实现100dB@50Hz的CMRR并不难。但ECG_CH4由于负输入端使用了芯片内部的威尔逊端子WCT(胸导V1的测量负端一般会使用威尔逊端子)，WCT放大器含一定输出阻抗，输出阻抗是否稳定精输入结构电路平衡造成破坏，输入端口在使用内部WCT端子的情况下，如何保证输入电路的CMRR使其达到90dB~100dB@50Hz? 我们的设计电路如下：
关于您推荐的文章我们在设计ADS1299外围电路的时候已经进行了学习。为了提高差分电路对称性，我们使用的是0.1%精度外部器件。
因为WCT端子的特殊性，它是一个潜在破坏CMRR参数的重要风险（也就是WCT运行输出接入的30k电阻、80pF电容、和运行本身输出阻抗）。
若有可能，能否将该问题再询问下TI的芯片工程师呢？
十分感谢！
关于美国工程师回复的问题，我觉得沟通上存在一点问题。
首先，我们关心的是ADS1294R在使用WCT功能的情况下，如何保证CMRR指标。我们设计的原理图在上面已经贴出来了，WCT输出是由运放和外部的30kΩ电阻和80pF电容组成的，输出阻抗、电阻、电容这三个器件的值、精度、温漂会导致CMRR与设计值存在误差。
所以，我在之前向您提出Figure 35图（ADS1294规格书）中的30k电阻和80pF电容，它们的误差是多大？温度系数如何？WCT运放的输出阻抗大小，这三个问题是我们主要关心的。了解这三个参数后，我们才能更好的通过仿真来评估CMRR能达到值。
另外，关于美国工程师回复的“如何测试的240ohm阻值”，这个问题存在两点误会：
1.这个240Ω电阻，是指ADS1299规格书中Figure 38，功能框图中的220kΩ电阻；
2.我们通过测试，发现该电阻实际为240kΩ。
我们提这个事情的原因是想通过测量ADS1299发现的这点问题，来佐证规格书中给出的内部电路中，电阻电容值不一定准确。 因此我们在设计ADS1294外围电路的时候，这种器件内部电路阻容器件带来误差，是我们无法控制的，会造成CMRR设计不如预期。
最后关于我们如何测得ADS1299 内部电阻是240kΩ，而且规格书中写的220kΩ的，因为测试时间是在去年了，我在这简单像您说明下：
上图是我们测试ADS1299 BIAS功能的一个示意图：
1.只开启 BIAS1P，将图中220kΩ电阻接入BIAS放大器负向输入端；
2.开启BIAS外部参考“BIASREF_INT=0”，输入DC 100mV；
3.外部电阻Rext为2200kΩ时，BIAS放大器理论输出值为（2200/220+1）*100mV=1100mV，但是我们实测为1005mV；
4.改变Rext得值为220kΩ，BIAS放大器理论输出值为（220/220 +1）*100mV=200mV，但是我们实测为191mV；
5.按照上述方法，我们改变Rext为1100kΩ，实测值为553mV；
因此，我们通过倒推，发现内部220kΩ不准确，实际值为243kΩ；
为了近一步验证我们的想法，我们将BIAS1P和BIAS1N打开，这样BIAS放大器负端接入的电阻为之前的一半。
我们改变Rext为2200kΩ，实测值为1910mV，将243kΩ电阻的一半（121.5k）带入计算，即（2200/121.5 +1）*100=1910mV，与实际结果相符。 按该方法我们还测量了Rext为910kΩ时，同样满足。
您好，收到回复。
我回溯下我们当时的测试过程：在测试1299 Bias输出功能时，我们发现其bias放大器输出信号比例和预期设计不符，因此我们通过外加100mV的外部参考来验证到底是是电路中哪个地方出现了问题（测试方法在上面依据提到了）。 至于为什么使用外部100mV参考，基于以下原因：
首先，如果使用ADS1299的内部参考，即（AVDD+AVSS）/2，我们的模拟供电是±2.5V，因此使用内部参考，BIAS放大器输出的信号接近于0，不利于观察。 因此，100mV外部参考电压是一个方便观察bias放大器输出结果，且在一定放大倍率内不引起运放输出饱和的选择。
需要再次强调的是，我们通过该方法测得ADS1299 内部220k实际值为243k。 通过该现象，我们对规格书内部阻容器件的值存在疑虑，它们是否精确？如果它们不精确，在使用ADS1294 WCT功能时，会造成差分通道输入不平衡，从而引起CMRR达不到设计预期。
因此我们只关心，ADS1294 WCT运放输出电阻30k，和80pF的旁路电容是否准确，它们的误差多大？
关于我们用于测试1299 BIAS功能的电路图和PCB布局，我在下面贴出。
所有器件均在PCB top层。
