Other Parts Discussed in Thread: CDCE72010
我的设计ADS4128跟FPGA通过CMOS方式连接，想请教一下，ADS4128的输出时钟CLKOUTP，是否可以不用，而采用FPGA自己产生的一个时钟？
如果可以，那么FGPA的输出给AD的时钟CLKP，和CLKOUTP之间需要满足什么条件？
谢谢！
您好，
不建议使用FPGA产生的时钟，FPGA产生的时钟抖动较大，时钟输入必须来自干净的低抖动源。
ADS41xx/58B18EVM用户指南中 “2.2.2 时钟输入” 部分提供了几种时钟源方法，您可以参考，如下用户指南链接：
因国庆节假期前休假了，很抱歉回复这么晚！
FPGA自己产生时钟质量不高，也不建议应用在CLKOUT上；
CLK与CLKOUT之间的关系如下datasheet 截图 Figure 3所示：
