ADS7263、ADS7223问题请教

主要取决于你实际输入信号的带宽为多少。

required bandwidth can be lower if the application
allows a longer acquisition time.

“required bandwidth can be lower if the application allows a longer acquisition time.”我认为这句话的意思是，如果可以将tacq拉长，那么就可以降低对输入运放带宽的要求。但是由于现在我需要实现1MSPS的采样速率，那么我用的tacq就是最短的，这个方法对我来说不可行。

我输入信号的最高频率是200KHz。

我还是不明白为何ADC对产生输入信号的运放带宽有要求，印象中别的ADC没有过

自己再顶一下，希望大牛们给解答一下。

1. 有可能有影响。ADC内部是采样保持电路，基于开关电容的，需要外部运放驱动，以保证在tACQ这段时间内完全建立（建立到14bit精度）。

2. 如果你的信号没有从0跳到VDD或类似的阶跃成分在里面，则运放的要求可以适当放宽。

3. 绝大部分ADC产品没有内部集成驱动运放，还是要外部接。建议用一个OPA365做驱动，很便宜，性能又好。

可以。不过对于这种级联运放，建议在每一级后面加低通滤波（RC滤波器即可），以保证足够的精度。