• 状态
  • 已锁定 已锁定
  • 回复 7 回复
  • 订户 18 订户
  • 视图 4536 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

ADS1278 的CLK与SCLK的关系

jia han1
Prodigy 180 points
Other Parts Discussed in Thread: ADS1278

我用ADS1278,8通道，SPI模式，如果用CLK-11.0592Mhz的晶振，SCLK用5MHZ，数据采集正确，若果把晶振（CLK）提高到20M以上，SCK频率提高，采集数据不对，偶尔出现后三通道的数据等于前三通道，请问这是什么原因，CLK与SCLK有严格要求吗？

  • 0
    TI__Genius 15705 points

    datasheet上面说

    “SCLK must be continuously running and limited to ratios of 1, 1/2, 1/4, and 1/8 of fCLK."

    请问你的应用中是否满足了这一要求？

  • 0
    TI__Expert 4080 points

    不知道你处将SCLK提高到多少，要求SCLK 不可以大于CLK频率；请对照数据手册P8中的要求检查时序与时间要求

  • 0 回复 Hawk Tong
    Prodigy 180 points

    请帮解决一下两点疑问：

    问题一：SCLK must be continuously running and limited to ratios of 1, 1/2, 1/4, and 1/8 of fCLK."这句话是否可以理解为SCLK必须是连续给出的（如果读8通道就是连续的192个SCLK），而且必须严格遵守1, 1/2, 1/4, and 1/8的比例限制？那为什么我用11.05992MHZ的 fCLK，5MHZ和9MHZ的SCK均能读到正确的数据。

    问题二：如果用CPU自带的SPI接口，分24次采集，每次采集8bit，这样是不是就不满足“SCLK must be continuously running and limited to ratios of 1, 1/2, 1/4, and 1/8 of fCLK”这个要求了？（我用两种方式IO模拟的时序和CPU自带SPI）

  • 0 回复 jia han1
    TI__Genius 15705 points

    一，SCLK must be continuously running 。。。这个应该是SCLK在ADC运行阶段一直都有，不受~CS控制。换句话说，不是~CS为低时SCLK才被送出去。

    二，11.05992MHz的问题，应该是SPI在设计时候留了一定的裕度，所以可以适应的fclk范围比datasheet上写的更宽。但是保险起见，还是遵照datasheet上的说明为好。

    三，可以试试，但是估计不行。

  • 0
    TI__Prodigy 440 points

    您好！ 手册上提到For best performance, limit fSCLK/fCLK to ratios of 1, 1/2, 1/4, 1/8, etc. SCLK的频率不是严格受到比例的限制，请问您的SCLK频率提到多少？ 另采集到的前三个通道的数据是正确的吗？ 一共采集了8个通道？

  • 0 回复 John Fu
    Prodigy 180 points

    我用的是27M晶振，SCLK的频率是5Mhz，采集到前三通道数据正确，后边数据不对。晶振频率变小，采样通道数正确率变高。

  • 0
    TI__Prodigy 440 points

    如果采用27M的CLK，TDM单通道SPI输出，高速模式的输出的data rate为105KSPS， 8个通道，24bit输出的话，SPI的时钟要求要大于105K*8*24=20MHz，所以5HMz的SPI时钟不能满足要求