TLV5610: 配置用于SPI通信的LOAD，CS等信号的问题

LOAD是哪个引脚?LDAC吗？我理解的是不能正常输出是因为片选信号在初始化的时候就拉低，说明芯片在初始化的过程中就被选中，也就是说在芯片内部Power on reset电路还没初始化完成就准备对寄存器进行读写，这个时序是不正确的。 

yeyuan zhu 说：

在这种条件下我该如何配置FS哈人LOAD管脚呢？

这里是什么意思？

Kailyn Chen 说：

LOAD是哪个引脚?LDAC吗？

是LDAC引脚。

Kailyn Chen 说：

yeyuan zhu 说：

在这种条件下我该如何配置FS哈人LOAD管脚呢？

这里是什么意思？

因为在FIFO模式下，我没有使用while语句等待SPI数据发送完毕后再拉高FS引脚。我该如何通过软件去配置FS引脚和LDAC引脚的的电平状态呢？

yeyuan zhu 说：

我该如何通过软件去配置FS引脚和LDAC引脚的的电平状态呢？

通过软件的话是通过寄存器去配置这两个引脚吗？但是我看了下数据手册，没有对应的寄存器可以配置呢。

我认为还是需要通过GPIO去控制。

嗯嗯，我也是通过GPIO去控制的FS与LDAC。我目前在使用C2000系列的F28388D与TLV5610实现SPI通信，我写了一个基于定时器中断的SPI通信程序，在每个定时器中断内，我会将16位的数据放入SPIBUF中.但在SPI的FIFO模式下我该在哪个时刻把与FS相连的GPIO拉低呢？在哪个时刻把FS引脚拉高呢？

yeyuan zhu 说：

我目前在使用C2000系列的F28388D与TLV5610实现SPI通信，我写了一个基于定时器中断的SPI通信程序，在每个定时器中断内，我会将16位的数据放入SPIBUF中.但在SPI的FIFO模式下我该在哪个时刻把与FS相连的GPIO拉低呢？在哪个时刻把FS引脚拉高呢？

您好，这个问题我请教下我们的C2000工程师，然后尽快给您答复。

您好，工程师有回复么

好的好的，非常感谢！