ADC3583: 该器件是否支持多片同步（ADC采样同步）？

您所说的采样同步，我理解的是其实不仅仅是ADC3583，其他ADC也会有相同的问题，比如给多个ADC的输入时钟的延迟，如果做到同步那就要求所有使用相同的时钟，减少时钟在布线上的偏差，我们没有针对ADC3583多个器件采样同步的数据，但我认为比如3个ADC3583同时对一定数量进行采样，应该是会有skew的。

谢谢你的回复。

如果我在我的应用中，对4个ADC3583使用同一个时钟，并尽量减少PCB上时钟进入4个ADC的布线偏差（虽然无法完全消除偏差），以减少时钟之间的skew——在这种情况下：

1. 如果将4个ADC3583的DDC功能旁路掉，让4路原始数据输出给FPGA，那么这4路数据之间的skew是否是稳定的、且与时钟之间的skew正相关（或相等）？此时SYNC脚是不是就没有作用了？

2. 如果使能DDC功能，且将SYNC信号的布线长度尽量保持一致，此时4个ADC输出的IQ数据之间的skew是否是稳定的、且与时钟之间的skew正相关（或相等）？

（任何经验、理解和建议都会非常有用，谢谢。）

您好，除了考虑时钟带来的各种偏差，那么对于ADC来说，器件会在上电静止(POR)后立即开始转换，但是许多因素都可能使器件在不同时间上电并且中间会发生变化，上述两种情况，我们都是通过控制器件需要同时启动来实现同步，但是这种方法应该要比首次采集数据发送同步信号要困难的多。

所以针对您的应用，是否考虑选用多通道的ADC实现同时采样更为方便，比如ADS131M06数据手册中有这样的描述：

https://www.ti.com/lit/ds/symlink/ads131m06.pdf

谢谢你的回复。

考虑到采样率不能低于10Msps，且65Msps采样率也不算太高，因此权衡之下，目前决定放宽一点对同步采样的精度要求，并利用ADC3583试验一版。