This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
老的ADS1250，供电、加上外部有源晶振后，没有CPU，就可以自发发送DRDY。P1
但是我看了说明书，新的ADS1271必须在DRDY那个ready的小窗口内读取到一组sclk，drdy才能正常，正常如右图P2。P2
我用gpio模拟spi，发现确实如此，如果不发送sclk，drdy完全错误（即如右图），高低电平完全相反P3。P3
如果至少发一组sclk，那么/drdy就正确，如图P2。
您好，
已经收到了您的案例，调查需要些时间，感谢您的耐心等待。
您好
您想问ADS1250是否可以被ADS1271吗？
我的疑惑是：请问ADS1271的/drdy是必须要检测到一个sclk才能像图p2一样正常吗？如果我开机第一次drdy并没有发给sclk，那么后续drdy就会像图p3一样持续变低吗？那如何重新变回P2呢？
目前还在调试1271，用gpio模拟spi的sclk是可行的，但是主芯片真正的spi模式还在调试。
Y S 说：请问ADS1271的/drdy是必须要检测到一个sclk才能像图p2一样正常吗？
https://www.ti.com.cn/cn/lit/gpn/ads1271
根据datasheet说明
在SPI格式中，此引脚用作DRDY输出。 它 当数据准备好进行检索然后返回时，变为低电平 在随后的第一个SCLK的下降边缘。 IF数据 未检索(即SCLK保持低电平)，DRDY将发出脉冲 在下一个转换数据准备就绪之前的高，如图所示 如图63所示。 新数据将加载到ADS1271 One中 DRDY变低之前的CLK循环。 必须转移所有数据 在这段时间之前出去以避免被覆盖。
Y S 说：如果我开机第一次drdy并没有发给sclk，那么后续drdy就会像图p3一样持续变低吗？那如何重新变回P2呢？
DRDY将发出脉冲 在下一个转换数据准备就绪之前的高，如图所示 如图63所示。 新数据将加载到ADS1271 One中 DRDY变低之前的CLK循环。 必须转移所有数据 在这段时间之前出去以避免被覆盖。
如果您对以上说明还有怀疑，您可以用官方以下仿真模型进行验证。
www.ti.com.cn/.../sbam115
P1
P2
P3