• 状态
  • 已锁定 已锁定
  • 回复 2 回复
  • 订户 15 订户
  • 视图 265 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

ADS127L21: fpga程序驱动并采集AD数据，DRDY信号没有拉低是什么原因

user3695898
Prodigy 60 points
Part Number: ADS127L21

在项目中采用了FPGA连接ADS127L21进行数据采集，驱动程序中设置了MCLK为24.576MHZ，sclk为12.288Mhz，下图为时序图，将start拉高，CS拉低，SDI信号写入了CONFIG1/2/3和FILTER1寄存器，也可以读出数据，但是就没有有效的DRDY信号出现，请帮忙分析一下是什么原因。