您好，
我们使用DP83848K时，通过MDIO接口每隔50us查询一次网络连接状态。目前产品在量产后遇到有一定比例设备的MDIO数据线异常，表现为MDC时钟发送正常的情况下，MDIO数据线始终为高电平。控制器和DP83848K的MDIO数据线有串联一颗0电阻，在出现异常时我们尝试断开了0电阻，发现控制器MDIO是有正常发送数据的，这意味着是DP83848K一直把MDIO数据线拉高导致的异常。而且出现异常时，我们发现插拔网口，DP83848K的数据灯是能正常亮起和闪烁，控制器也能正常收到DP83848K的网络数据包。
我想了解在什么情况下DP83848K会使得MDIO数据线一直拉高？是否有方法能避免这个问题
我想澄清一下，DP83848是一款支持有限的旧设备。话虽如此，我有几个问题想更好地了解这个问题：
有多少块板显示这种异常？ (1/10, 1/100,...)
MDIO线路是否按照数据表的要求通过1.5K外部电阻器上拉？
控制器是否发送了DP83848数据表中所示的正确MDIO结构？
，这意味着是DP83848K一直把MDIO数据线拉高导致的异常
我不认为PHY会拉得这么高，因为MDIO通常是一个开漏引脚。这意味着外部上拉电阻器将把线路拉高，而PHY仅在需要发送数据时才把线路拉低。在这种情况下，如果您已将控制器与PHY附近的外部上拉断开连接，我预计线路将保持高位。
1.X1时钟在通电时是否稳定，如数据表图5-1所示？
2.更换故障板中的DP83848设备是否可以解决问题？很高兴看到ABA完全互换。
3.您能否尝试使用带有USB2MDIO软件的MSP430启动板来模拟MDIO/MDC控制器？您可以断开系统中的控制器，并将此平台作为另一个数据点进行测试。我已经用这种方法测试了DP83848-POE-EK，可以确认这是有效的。
我建议使用抖动范围内的时钟，因为PHY的许多功能都依赖于干净的参考时钟。很难说，但这可能是问题的原因之一。
我很期待MSP430的测试。这将缩小MDIO/MDC控制器兼容性问题或PHY方面问题的范围。
将USB2MDIO与DP83848配合使用时，确保将“扩展寄存器”设置为“否”。如果是，它将不会正确注册读/写。
