This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
前端CMOS相机输出1412x876 50hz的视频，经过FPGA产生1024x768 50HZ视频（VS,PCLK采用CMOS相机的输出，HS、DE根据1024x768分辨率进行计数产生），转换为DVI传输后送至后级TFP401进行图像解码还原，用示波器测量TFP401还原出来的VS,HS,以及DE信号，发现这些信号噪声很多，而还原出来的像素时钟PCLK挺好，不知道为什么？根据相关资料采取措施如下：50欧并联端接，小电阻串联端接，差分线间接小电阻，问题依然无法解决，希望高手给些建议！！！
后端采用的是TFP401还是TFP401A？建议使用TFP401A，内部集成了附加电路（类似于去除抖动电路）产生更加稳定的HS，VS信号。
您这里的指的噪声很有可能是前级引入的，因此建议后端采用TFP401A来滤除这些不必要的噪音。
后端采用的是TFP401，用示波器看了前端信号很干净，感觉解不出来，好像与VS,HS以及DE的时序有关系，今天改了改时序，VS和HS解出来了（HS与输入信号反向了，百思不得其解呀！），但DE信号低电平期间还有好多噪声，谁有VS,HS，DE的时序要求，不胜感激！！！我感觉DVI编码时在DE=1时对像素数据进行编码，在DE=0期间对VS,HS进行编码，所以只要DE低电平能够包住VS,HS即可，不知道这样想对不对？？？
时序上您的理解是正确的，DE为=1时，数据编码，当为=0 时，对HS，VS编码。我这里有一份DVI1.0d的协议，在Figure 3-7有时序图，可以参考下。
http://www.deyisupport.com/cfs-file.ashx/__key/communityserver-discussions-components-files/59/3010.dvi_5F00_10.pdf
HS解出来后极性和输入的反向了，DE信号解出来高电平还好，低电平有毛刺，望专家给予解释。分析下哪里出问题了？？？
