• 状态
  • 已锁定 已锁定
  • 个回复 5 个回复
  • 名订阅用户 15 名订阅用户
  • 次查看 2386 次查看
  • 用户 0 名在线用户
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

ds90ub940-q1 CSI （data clk)只有33khz

user4823313
Intellectual 285 points
Other Parts Discussed in Thread: DS90UB947-Q1, DS90UB940-Q1

TI  工程师

我在调试ds90ub947-q1 ds90ub940-q1

940端MODE_SEL0配置的是 4 data lanes 1 CSI PORT ACTIVE 

可实际使用的是 2 data lanes 1 CSI PORT 我通过修改0x6a[5:4]=10 然后读取到0x37[2:0]=000  这样是不是有问题？

还有一个问题 我测量940输出的clk 只有32k  这个clk是940输出的还是需要soc配置呢？

  • 0
    Intellectual 285 points
    读到947 0x0c=17 : [1]CRC error(s) detected 这是说明我使用的电缆有问题嘛？我是使用15cm导线连接的 拜托回复一下
  • 0 回复 user4823313
    Intellectual 285 points
    947端 0x0c=17 0x0b=00 0x0a=15
    正常模式下940 pass lock 都为高
    项目比较急 请帮忙看一下 谢谢
  • 0
    TI__Prodigy 530 points
    你好，
    输出模式建议通过硬件配置好，不要在软件上进行修改，因为修改的过程可能会导致PLL重启而出现屏幕闪烁一下。
    32K的输出CLK肯定是不对的，看下940的LOCK是否为高，FPD-Link输入是否正常？
    另外，建议可以打开940的0x64寄存器的bit 0，使能pattern generator，在测量一下CLK是否为150MHz--300MHz左右？
  • 0 回复 Fery Feng
    Intellectual 285 points
    你好 感谢回复

    现在输出模式是通过硬件配置的

    940端LOCK是高

    打开940 pattern generator 0x64=0x11 后 CLK还是33KHz

    请问一下这是什么原因呢
  • 0 回复 Fery Feng
    Intellectual 566 points

    你好，我司采用947+940方案，940连接到imx6q， 目前先进行940 Pattern Generator调试，有如下情况：我往940写入 0x64=35, 0x65=0x04,用示波器测得clk为65兆左右，这是否正确？执行mxc_v4l2_overlay.out看不到任何现象。寄存器值如下图：

x 出现错误。请重试或与管理员联系。