TI 工程师
我在调试ds90ub947-q1 ds90ub940-q1
940端MODE_SEL0配置的是 4 data lanes 1 CSI PORT ACTIVE
可实际使用的是 2 data lanes 1 CSI PORT 我通过修改0x6a[5:4]=10 然后读取到0x37[2:0]=000 这样是不是有问题？
还有一个问题 我测量940输出的clk 只有32k 这个clk是940输出的还是需要soc配置呢？
你好，我司采用947+940方案，940连接到imx6q， 目前先进行940 Pattern Generator调试，有如下情况：我往940写入 0x64=35, 0x65=0x04,用示波器测得clk为65兆左右，这是否正确？执行mxc_v4l2_overlay.out看不到任何现象。寄存器值如下图：
