CDCE62005 PLL 1.6V,输出频率跑偏了

user5221875

Other Parts Discussed in Thread: CDCE62005

使用CDCE62005好几年了，这PCS芯片最近新作了一个项目，50PCS批量出现PLL lock失锁。板上FPGA 输出155.52M的差分时钟给SEC接口。配置OUT0.1输出155.52M的差分时钟。PLL 无法正常LOCK 1.6V。

这个电路之前有在别的项目上用过，同样的用法同样的寄存器，原来老板卡项目上没有出现问题。新的板卡基本上大部分都无法正常锁定。新板卡目前测试只有5PCS能正常锁定。其他15片都无法正常锁定。测量问题板卡输出155.52M时钟都跑偏掉了，频率不准有的140M，有的180M。

配置使用寄存器如下，没有用外部的环路滤波器。

REGISTERS
0 EB840300
1 EB840311
2 20400202
3 80040303
4 68860314
5 10000AB5
6 04AE0026
7 BD88BD87
8 20009D98

PORTS
0 9D
1 FF
2 DF
3 F9

INPUTS
PRI 0
SEC 155.52
AUX 0

EXTERNAL COMPONENTS
C4 1
R4 1
C5 1

7 年多前

0 user5221875 7 年多前

Prodigy 30 points

FPGA output 155.52M diff clk to cdce62005 sec PINS.We used the out0 and out1 PINS output 155.52M diff clks.this design we used the old borads are ok.The schematic and the registers are the same.We test the PLL output pin is 1.6V.And the output frequency is not 155.52M.But ti is 140M .

We used the register congfig is sa below: