SN65DPHY440SS: SNx5DPHY440SS输出mipi波形异常问题

Part Number: SN65DPHY440SS
Other Parts Discussed in Thread: SN65DSI86

 Hi TI team,

 在使用贵司SNx5DPHY440SS时遇到了一些问题,需要寻求一个技术支持,问题描述如下:

    我们sensor mipi使用的是continue mode,经过这颗mipi re-timer ic后,各个通道mipi都有输出,但是平台端接收mipi信号异常;进行了一些测试及排查,具体情况说明:

1、在该ic只上电但不进行任何配置的情况下,使用其他non-continue modesensor经过该ic,平台端(度信)接收mipi正常;

2、在该ic只上电但不进行任何配置的情况下,使用该continue modesensor经过该ic,平台端(度信)接收mipi异常,无法接收到mipi数据;

3、在该ic只上电但不进行任何配置的情况下,测量输入输出mipi波形,发现clk lane有一些异常:

输入该ic(左) vs    输出该ic(右)

需要说明一下,该sensor在帧间会对mipi进行复位动作,因此在帧间电平会拉高,下面的红圈是一帧数据,为continue mode,但是整体看上去比较奇怪


图中明显看到经过ic后输出的mipi波形hs阶段的电平波形不正常;

4、在该ic只上电但不进行任何配置的情况下,飞线跳过该mipi re-timer ic,平台端接收正常;

5、供应商fae提供了一组用于continue mode的配置:

 (0x50, 0x10),

 (0x51, 0x10), 

 (0x61, 0x0f),

 (0x70, 0x10),

 (0x71,0x10),

对ic写入这组配置后,data lane明显发生异常,平台端无法接收数据:

黄色为输入  蓝色为输出

6、把0x50,0x51去掉,写入配置:

//(0x50, 0x10),

// (0x51, 0x10), 

 (0x61, 0x0f),

 (0x70, 0x10),

 (0x71,0x10),

data lane输出正常,平台端接收依旧异常,但是偶尔能接到12帧(sensor30帧输出,最终平台帧率在1-2帧左右)

7、硬件连接:

 

8、目前我们的mipi速率为1.4Gps

 

    情况如上面所说,我们这边希望拿到一组推荐寄存器配置,可以使经过该ic以后的信号可以被平台正常接收。谢谢!

  • 您好,附件是SN65DSI86 SW Examples。希望对您有所帮助。

    1108.DSI86_SW_EXAMPLES.PDF

    另外,TI开发了spreadsheet,基于EDID信息或者eDP/DP panel EDID信息来帮助对DSI86进行寄存器配置。

    参考下面FAQ:https://e2e.ti.com/support/interface-group/interface/f/interface-forum/945404/faq-sn65dsi86-how-do-i-programming-the-sn65dsi86-registers

  • 你好,我们使用的是SNx5DPHY440SS,用到的是mipi CSI相关功能。我看下面给出的文档及电子表格好像是DSI相关?是否有类似的CSI相关的寄存器配置方法?谢谢!

  • 你好,我们使用的是SNx5DPHY440SS,用到的是mipi CSI相关功能。我看下面给出的文档及电子表格好像是DSI相关?是否有类似的CSI相关的寄存器配置方法?谢谢!

  • 不好意思,我看错型号了,您使用的是SN65DPHY440,一款retimer器件。

    这颗芯片我看了下没有可参考的寄存器配置呢。

    对于您提到的问题,sensor的continue mode中,左边帧间波形红色部分有拉高电平吗?看起来像是一些抖动,所以经过DPHY440之后,变成了光滑的没有抖动的平稳信号。 下面这个波形clock lane是因为经过retimer之后的变化,retimer的主要作用就是对输入clock信号的jitter进行处理,从而输出一个干净的clock信号,所以输出的频率比没有发生改变,您指的异常就是红色帧间部分吗?

     

  • 现象是mipi csi的信号经过mipi retimer以后平台无法正常接收,我直接飞线跳过这个ic,接收正常;但是量mipi retimer后的信号是有波形的,因为示波器带宽的限制,无法看的更仔细。我用红色圈起来的部分是一帧数据,这是个tof sensor的mipi数据,一帧里面有输出6个相位帧,左图里hs阶段(红圈圈起的部分)看到的抖动应该是两个phase的间隔,对应到mipi波形应该是行blanking,经过mipi retimer后这个行blanking看不到了,我也不确定这个是不是正常的,也不确定是滤掉了有用信息还是只是滤掉了杂波。

    先不管这个,我现在不太清楚这个mipi retimer是否支持continue mode(因为之前在non-continue mode的sensor上用这个mipi retimer是正常的),如果支持的话是否需要配置寄存器。我看手册里面的寄存器配置就到0x12,里面并没有说明有关continue mode的事情,而之前供应商给了我几个关于continue mode的寄存器配置都到0x70了(虽然配置完还是无法正常接收)。

  • 您好,continus mode的话按照下面的寄存器进行配置试试,如果还不可以,我帮您确认一下:

    (Address, Data)

    (0x50, 0x10), // HS TX path Override enable
    (0x51, 0x10), // HS TS path enable
    (0x61, 0x0F), // Disable LP path.
    (0x70, 0x10), // HS RS path Override enable
    (0x71, 0x10) // HS RX path enable​

  • 我有拿到这几个配置 初始帖子的第五点第六点描述了一下现象 平台端接收仍然有问题

  • 好的,那针对于continuos mode,我这边再确认一下。

  • 您好,下面这个波形中测试的蓝色输出波形是lane 0的波形吗?如果您已经disable LP mode 话,需要注意的是您只能发送HS data 到DPHY440呢。

  • 目前sensor的配置是continue mode。波形大概是data lane会在blanking时切换到LP,而在该连续模式下clk lane不会在blanking时随着data lane切换到LP,会一直保持在300mV。但是该sensor由于在帧间(也就是Vblanking时)会重启mipi,因此clk lane只有在帧间电平会上升,在hblanking时会一直处在300mV,不会随clk lane进入LP。clk lane的话在hblanking以及vblanking时会正常进入LP状态,这个没法配置。这种情况的话440可以进行某些配置进行适配吗。

  • 不好意思,刚才打错了,重新发一些。。。 目前sensor的配置是continue mode。波形大概是data lane会在blanking时切换到LP,而在该连续模式下clk lane不会在blanking时随着data lane切换到LP,会一直保持在300mV。但是该sensor由于在帧间(也就是Vblanking时)会重启mipi,因此clk lane只有在帧间电平会上升,在hblanking时会一直处在300mV,不会随clk lane进入LP。data lane的话在hblanking以及vblanking时会正常进入LP状态,这个没法配置。这种情况的话440可以进行某些配置进行适配吗。

  • 您好,我帮您确认了下,这个波形看起来像在LP和HS mode之间切换的波形,建议是如果不diable Clock LP的话,是否能正常工作呢?

  • 这个链接是我帮您咨询E2E工程师的回复,您这边可以参考下,可以直接跟进也可以在这里跟进,我帮您翻译。

    SN65DPHY440SS: data lane is abnormal during continue mode - Interface forum - Interface - TI E2E support forums

  • 是的 正如你所说的 这个波形比较奇怪 他在一帧里是个continue mode。 clk lane始终是hs,但是这个sensor在每帧传输完成后重启了mipi,因此在帧间clk lane的电平会高上去,因此天看起来像是lp和hs交替,但实际上他仍然是个continue mode,clk lane始终处于hs,电平高上去是重启mipi导致的。我提问的那个最原始的帖子的1-4点都是没有加入disable LP的现象。这种波形实际我第一次量到的时候也感觉很奇怪,但是用过几个平台还都可以接收,不知道这个retimer的片子是不是对这种波形有些敏感。。。 还是麻烦您帮忙翻译一下吧,我写的英语怕人家看不懂。。。

  • 好的,我这边帮您翻译并提交问题,有收到回复的话会这里通知您。

  • 您好,美国工程师给的回复是按照您的波形来看,不像是连续模式下的波形,看起来像是LP 到HS 切换的波形,并且给出了LP和HS状态的波形参考:

    他给的建议是如果不使用I2C disable clock LP模式的话,DPHY440SS是否能得到正常的输出?

  • 这里不是Lp到HS的转换 DN,并没有LP01、LP10,按照前面所说,他是由于sensor在帧间重启了mipi导致电平拉上去,看波形的话就是clk的dn和dp一起拉高拉低,并不存在lp01,lp10状态;不使用I2C disable clock LP模式是指?不把sensor设置为continue mode还是说不把dphy 440设置为continue mode?

  • sensor的话没法设置成为non-continue,也就是只能disable-LP;dphy440的话不管是否配置disable-LP平台端都接收异常。还是想咨询一下,目前用这颗IC接收异常的话有可能是帧间那里重启mipi导致电平上升引起的吗(按上一条所说,帧间那里并不是LP,而是sensor关闭了mipi所致,没有LP01阶段)?

  • 好的,我这边再去确认一下。

  • 您好,对于DPHY440 CLK输入来说,如果通过I2C 将LP disable的话,DPHY440 的CLK只能看到HS data,并且您需要保证HS data电气特性满足DPHY440 RX输入要求:

    下面链接是在E2E论坛上咨询的资深工程师,您也可以直接跟进:

    SN65DPHY440SS: data lane is abnormal during continue mode - Interface forum - Interface - TI E2E support forums