你好：
941和948有jitter的要求，算下来941需要100ps左右，如果大于100ps,那么需要外加clock。
请问这是什么原因造成的呢？可否具体说明一下
Original question:
你好：
941和948有jitter的要求，算下来941需要100ps左右，如果大于100ps,那么需要外加clock。
请问这是什么原因造成的呢？可否具体说明一下
您好，
DS90UH941AS-Q1的抖动要求取决于设备使用的操作模式。 需要考虑的主要两种模式是：
1、DSI Reference Clock Mode ，视频源的 DSI 时钟用作serializer 设备的reference clock。 serializer 不需要外部oscillator 或crystal 输入；
2、 External REFCLK mode ，DSI 时钟仅用于对设备的视频输入，但不用作serializer的reference clock。 在此模式下，外部 REFCLK 必须以与视频像素时钟相同的频率连接到serializer REFCLK 输入。
在DSI Reference Clock 模式下，DSI 时钟输入抖动要求非常重要，因为 DSI 时钟用于为 FPD III serializer 提供时钟源，其运行速度远高于 DSI 输入。
在single FPD-Link III 模式下，FPD-Link 速率为 fDSI*(N/12)*35，其中 N 为 DSI 通道数，而 fDSI 为 DSI 时钟频率(以 MHz 为单位)；
在dual FPD-Link III 模式下，每个 FPD-Link 通道的 FPD-Link 速率为 fDSI*(N/12)*(35/2)。
由于 FPD－Link III UI 比 DSI 时钟的 UI 小得多，因此 DSI 时钟的抖动会按比例影响 FPD III 时钟的抖动， 因此，DSI 时钟抖动是根据 FPD III UI 而不是 DSI 时钟 UI 来指定的。 在此模式下，DSI 时钟抖动的要求是：
例如，如果 PCLK 为148.5MHz，dual FPP-Link，并且使用4个 DSI 通道，则 fDSI 将为148.5*(12/4)=445.5MHz。 DSI 时钟抖动要求：
(1*(35*148.5MHz/2))*0.3 = 115ps
在External Reference Clock模式下，DSI 时钟抖动没有与 FPD III UI 直接相关的要求，因为它不为 FPD III 提供时钟源。 External Reference Clock模式下的 DSI 时钟要求仅基于 MIPI DPHY 规范中的标准时序要求。 在此模式下，应根据数据表中 REFCLK 时钟的抖动要求：
例如，如果 PCLK 为148.5MHz，dual FPP-Link，并且使用4个 DSI 通道，则 fDSI 将为148.5*(12/4)=445.5MHz。 外部 REFCLK 频率为148.5MHz，而 REFCLK 时钟抖动要求：
(1/(35*148.5MHz/2))*0.28 = 108ps
REFCLK0 可以不接27MHz也可以正常工作对吗？
是的，具体请查看数据表8.4.2.2 Pixel Clock Modes，如下截图：
那REFCLK0 不能接27MHz了，要和REFCLK1的用法一样接DSI的PCLK？
REFCLK0和REFCLK1同时使用是在External Reference Clock for Independent 2:2 Mode，具体见:
如果是这样 那我REFCLK0 接27MHz是用于什么目的呢，941内部没有PLL不能倍频，有其他可以分频的模块么 ？否则IIS I2C等的clk是如何来的呢
建议您详细阅读数据表8.4.2.2 Pixel Clock Modes部分。
关于IIS I2C时钟，数据手册没有说明与REFCLK有关，既然设备有internal Always-On clock时钟，那么应该是由内部时钟产生的IIS I2C时钟