This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
需求：FPGA出来的控制信号，需要将控制信号传输到单另外一个模块，传输线长度1.5m
问题：控制信号的传输逻辑电平使用LVDS还是LVPECL合适
如果使用SN65LVELT23做LVPECL转LVTTL，另外一个不用的通道，引脚直接悬空还是要上拉、接地？
谢谢！
一般来说，不用的输入端建议给个固定的逻辑状态，所以最好上拉或者接GND，如果内部集成失效保护电路的话，不用的输入端建议直接悬空即可。
LVDS相比LVPECL都是实现高速传输,LVDS属于电流驱动模式不容易产生开关尖峰，因而可以进一步降低噪音的影响 。这要看你实际需求咯，如果频率不是很高，用这两个没有太大性能差异。
谢谢。
The SN65LVELT23 is a low-power dual GND GroundLVPECL/LVDS to LVTTL translator device.
The device includes circuitry to maintain inputs at VCC/2 when left open.
所以，悬空即可，对吧?
频率很低，不传输时钟，只是传输一个控制信号，脉冲，频率8K，脉宽20ns。
这个应用下，您有没有什么建议？
在实际应用中对输入引脚最好是固定在VCC或者GND上，因为这样能避免通道之间不必要的交叉干扰和噪声。当然就这个芯片来说是内部集成了上下拉电阻的差分输入，电平固定，悬空即可。
