请教各位，遇到一个棘手问题，DS90UB926Q输出的PCLK时钟如何改变？

您好， UB925/UB926的作用就是把多路较低数据速率的视频、I2C和I2S（如果有需要的话）和一对高速差分数据之间做串行和解串。 UB925/926最低支持的像素时钟为5MHz，但是输入和输出的像素时钟是一样的，无法通过芯片寄存器降低。

同时输出的像素时钟和输出的RGB信号之间是相关对齐的，如果像素时钟降低一半，那么RGB的数据速率也需要降低，同时正如您说的，还需要保持相位的同步。

所以最方便的就是的就是降低输入端的像素时钟。

Ted Xu,

您好!

我们如果通过硬件实现，只将PCLK降低一半至27MHZ，但RGB速率不降，请问这样做是否可行？

Peng Wu，您好

我刚刚已经回答了，UB926不支持这样的功能。

您的应用涉及到视频分辨率的转换，从物理链路上不仅仅是像素时钟，同时还有RGB视频信号，同时可能还涉及到视频格式上的处理，这部分功能需要主芯片完成类似“抽取”功能。您可以到Ti的达芬奇(Davinci™) 咨询或者和RK的视频专家。

好的，谢谢！