BRIDGE_CLK_MODE = 0，即: DSI Reference Clock Mode下，如果输入给941的DSI CLOCK丢失，
1. 941与948之间的FPD-LINK链路会不会断开呢？
2. 941与948之间的低速控制信号（I2C、GPIO）是否还能正常传输？
BRIDGE_CLK_MODE = 0，即: DSI Reference Clock Mode下，如果输入给941的DSI CLOCK丢失，
1. 941与948之间的FPD-LINK链路会不会断开呢？
2. 941与948之间的低速控制信号（I2C、GPIO）是否还能正常传输？
一、先看下面两截图
BRIDGE_CFG2(0x56)的b[1:0]：
MODE_SEL1中的CLOCK Mode：
结论一：这两个说的是一回事，都是配置 FDP-Link的时钟源的，即Pixel Clock Mode。
二、再看下面两个截图
BRIDGE_CTL(0x4F)的b[7]：
结论二：MODE_SEL1中的CLOCK Mode和DSI_CONTINUOUS_CLK是一回事，都是配置DSI clock mode的。这就与上面的结论一矛盾了！
所以，MODE_SEL1中的CLOCK Mode到底是决定了DSI clock mode是连续还是非连续？还是决定了fpd-link上pclk的来源是REFCLK还是DSI clock呢？
